| 摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 第一章 绪论 | 第11-18页 |
| ·数字通信系统 | 第11-12页 |
| ·LDPC 码的研究现状及分析 | 第12-15页 |
| ·LDPC 码的编码 | 第12-13页 |
| ·LDPC 码的译码 | 第13-15页 |
| ·LDPC 码的应用与实现 | 第15页 |
| ·课题来源与研究内容 | 第15-17页 |
| ·课题来源 | 第15-16页 |
| ·本文研究内容 | 第16-17页 |
| ·本文组织与安排 | 第17-18页 |
| 第二章 LDPC 码基本原理及编码 | 第18-27页 |
| ·LDPC 码基本原理 | 第18-20页 |
| ·线性分组码概述 | 第18-19页 |
| ·LDPC 码的定义及表示 | 第19-20页 |
| ·IEEE802.16e 标准 LDPC 码 | 第20-22页 |
| ·LDPC 码编码算法 | 第22-26页 |
| ·传统编码算法 | 第22页 |
| ·RU 编码算法 | 第22-24页 |
| ·快速迭代编码算法 | 第24-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 IEEE802.16e 中 LDPC 编码器设计与 FPGA 实现 | 第27-38页 |
| ·IEEE802.16e 标准简介 | 第27-28页 |
| ·编码器设计思路与方法 | 第28-29页 |
| ·编码器设计与 FPGA 实现 | 第29-35页 |
| ·编码器总体结构设计 | 第29-31页 |
| ·矩阵乘法模块设计 | 第31-32页 |
| ·校验比特生成模块设计 | 第32-33页 |
| ·复杂度及性能评估 | 第33-35页 |
| ·仿真及综合结果 | 第35-36页 |
| ·本章小结 | 第36-38页 |
| 第四章 LDPC 码译码算法研究及改进 | 第38-54页 |
| ·TPMP 译码算法 | 第38-44页 |
| ·概率 BP 译码算法 | 第38-40页 |
| ·对数域 BP 译码算法 | 第40-42页 |
| ·基于 BP 算法的简化算法 | 第42-44页 |
| ·TDMP 译码算法 | 第44-46页 |
| ·TDMP 译码算法概述 | 第44-45页 |
| ·TDMP 译码算法 | 第45-46页 |
| ·一种改进的 BP 译码算法 | 第46-50页 |
| ·改进的 BP 译码算法描述 | 第46-48页 |
| ·算法仿真结果与分析 | 第48-50页 |
| ·一种改进的 TDMP 译码算法 | 第50-53页 |
| ·改进的 TDMP 译码算法描述 | 第50-51页 |
| ·算法仿真结果与分析 | 第51-53页 |
| ·本章小结 | 第53-54页 |
| 第五章 IEEE802.16e 中 LDPC 译码器设计与 FPGA 实现 | 第54-69页 |
| ·译码器设计思路和方法 | 第54-55页 |
| ·译码器的参数设计 | 第55-57页 |
| ·译码器的迭代次数 | 第55-56页 |
| ·译码器的量化方案 | 第56-57页 |
| ·译码器设计与 FPGA 实现 | 第57-66页 |
| ·译码器总体结构设计 | 第57-58页 |
| ·存储模块设计 | 第58-60页 |
| ·处理单元阵列设计 | 第60-63页 |
| ·重叠化译码时序设计 | 第63-65页 |
| ·交换网络设计 | 第65页 |
| ·提前终止模块设计 | 第65-66页 |
| ·仿真及综合结果 | 第66-68页 |
| ·本章小结 | 第68-69页 |
| 第六章 总结与展望 | 第69-71页 |
| ·工作总结 | 第69-70页 |
| ·工作展望 | 第70-71页 |
| 参考文献 | 第71-75页 |
| 附录一 英文缩略语 | 第75-76页 |
| 致谢 | 第76-77页 |
| 攻读硕士学位期间已发表或录用的论文 | 第77页 |