| 第一章 绪论 | 第1-19页 |
| ·无线寻呼系统概述 | 第13-16页 |
| ·引言 | 第13页 |
| ·寻呼发展历史及市场状况 | 第13-14页 |
| ·相关行业分析 | 第14-15页 |
| ·固定电话与无线寻呼 | 第14页 |
| ·移动电话与无线寻呼 | 第14-15页 |
| ·寻呼市场分析 | 第15-16页 |
| ·解码器在寻呼系统中的位置及作用 | 第16-17页 |
| ·本论文研究的目的、意义及应用前景 | 第17-18页 |
| ·本论文的内容及组织 | 第18-19页 |
| 第二章 寻呼协议研究 | 第19-38页 |
| ·国际一号码POCSAG码 | 第19-20页 |
| ·编码格式 | 第19页 |
| ·码字结构 | 第19-20页 |
| ·地址码字 | 第20页 |
| ·消息码字 | 第20页 |
| ·高速寻呼协议概述 | 第20-25页 |
| ·ERMES系统 | 第21-23页 |
| ·ERMES系统的帧结构 | 第21-22页 |
| ·ERMES系统的用户容量 | 第22-23页 |
| ·APOC系统 | 第23-25页 |
| ·APOC系统的帧结构 | 第23-24页 |
| ·APOC系统的用户容量 | 第24-25页 |
| ·FLEX系统 | 第25页 |
| ·FLEX协议 | 第25-35页 |
| ·调制 | 第25页 |
| ·帧结构 | 第25-26页 |
| ·同步结构 | 第26-27页 |
| ·再同步传输 | 第27-28页 |
| ·交织块 | 第28页 |
| ·传输内容及顺序 | 第28页 |
| ·FLEX漫游支持 | 第28-30页 |
| ·SSID(同播系统标识) | 第28-29页 |
| ·NID(网络标识) | 第29页 |
| ·信道扫描过程 | 第29-30页 |
| ·解码器工作的帧 | 第30-34页 |
| ·正常解码帧 | 第31页 |
| ·强制解码帧 | 第31-32页 |
| ·跨帧 | 第32页 |
| ·全帧模式 | 第32页 |
| ·CPU指定的全帧模式 | 第32页 |
| ·由分段消息引起的全帧模式 | 第32-33页 |
| ·由临时地址引起的全帧模式 | 第33-34页 |
| ·FLEX系统的用户容量 | 第34-35页 |
| ·高速寻呼编码的特点及比较 | 第35-36页 |
| ·FLEX高速寻呼编码的特点和优点 | 第36-38页 |
| 第三章 数字集成电路设计 | 第38-65页 |
| ·集成电路(IC)的演变 | 第38-39页 |
| ·全定制与半定制ASIC | 第39-40页 |
| ·ASIC设计的典型流程 | 第40-42页 |
| ·硬件描述语言(HDL) | 第42-43页 |
| ·用Verilog描述硬件逻辑 | 第43-46页 |
| ·Verilog仿真与综合说明 | 第43页 |
| ·Verilog设计描述规范 | 第43-46页 |
| ·模块划分原则 | 第46-49页 |
| ·可测性设计 | 第49-61页 |
| ·测试规划 | 第49-50页 |
| ·扫描设计与测试生成系统 | 第50-55页 |
| ·扫描设计方法 | 第50-51页 |
| ·一般扫描设计流程 | 第51-52页 |
| ·测试生成 | 第52页 |
| ·测试结果分析 | 第52-54页 |
| ·可测性方法及策略 | 第54-55页 |
| ·经验与技巧 | 第55-59页 |
| ·尽可能避免使用门生时钟(gated clock) | 第55-56页 |
| ·尽可能避免使用锁存器(latch) | 第56-57页 |
| ·绝对避免使用内部置位／清零信号 | 第57-58页 |
| ·时序过程要有明确的复位值 | 第58-59页 |
| ·避免使用内部三态总线 | 第59页 |
| ·Synopsys DFT Compiler | 第59-60页 |
| ·测试技术发展趋势 | 第60-61页 |
| ·集成电路设计面临新的挑战 | 第61-65页 |
| ·DSM的二次效应 | 第61-63页 |
| ·IP的重用 | 第63-64页 |
| ·设计的验证 | 第64-65页 |
| 第四章 FLEX解码器的设计与实现 | 第65-110页 |
| ·系统整体结构 | 第65-67页 |
| ·分模块设计 | 第67-110页 |
| ·自测试的SRAM设计 | 第67-68页 |
| ·接口时序 | 第67页 |
| ·内部结构说明 | 第67-68页 |
| ·主状态机模块 | 第68-76页 |
| ·主状态机定义及转换关系 | 第69-72页 |
| ·同步搜索 | 第72页 |
| ·接收机的打开和关闭 | 第72-74页 |
| ·帧号,周期号,以及符号计数 | 第74页 |
| ·解码帧与读SRAM的时机 | 第74-75页 |
| ·主要时序关系 | 第75-76页 |
| ·信息处理模块 | 第76-89页 |
| ·内部子模块的设计 | 第77-78页 |
| ·引起内部逻辑状态转换的信号 | 第78页 |
| ·调度模块 | 第78-83页 |
| ·块信息字(BIW)处理 | 第83-84页 |
| ·地址字处理 | 第84-86页 |
| ·向量字处理 | 第86-89页 |
| ·消息字处理 | 第89页 |
| ·同步模块 | 第89-92页 |
| ·SPI通信模块 | 第92-96页 |
| ·对SRAM的操作 | 第92-93页 |
| ·对FIFO的操作 | 第93页 |
| ·包的发送机制 | 第93-94页 |
| ·包传输过程 | 第94-96页 |
| ·几个应注意的问题 | 第96页 |
| ·解交织及BCH纠错模块 | 第96-99页 |
| ·状态机 | 第97-98页 |
| ·工作说明 | 第98页 |
| ·BCH(31,21)纠错算法 | 第98-99页 |
| ·SRAM控制接口模块 | 第99-106页 |
| ·接口时序 | 第100页 |
| ·详细设计 | 第100-103页 |
| ·SRAM空间设计 | 第103-104页 |
| ·重点内容说明 | 第104-106页 |
| ·RF接收机控制模块 | 第106-109页 |
| ·工作状态 | 第107-108页 |
| ·低电池检测 | 第108-109页 |
| ·与sram交互 | 第109页 |
| ·FIFO控制模块 | 第109-110页 |
| ·实现方法 | 第109页 |
| ·模块注意事项 | 第109-110页 |
| 第五章 测试设计 | 第110-119页 |
| ·测试方案 | 第110-113页 |
| ·测试框图 | 第110页 |
| ·功能测试内容 | 第110-112页 |
| ·软件仿真 | 第112页 |
| ·FPGA测试 | 第112-113页 |
| ·辅助测试系统 | 第113-119页 |
| ·码流发送系统设计 | 第113-118页 |
| ·设计目标与内容 | 第113-114页 |
| ·FLEX码流生成软件设计 | 第114-116页 |
| ·数字发送板设计 | 第116-117页 |
| ·模拟输出电路设计(至射频信号发生器) | 第117-118页 |
| ·解码器测试平台设计 | 第118-119页 |
| 第六章 面向数据信息服务的应用协议研究 | 第119-128页 |
| ·信息寻呼协议简介 | 第119页 |
| ·信息寻呼协议集模型 | 第119-120页 |
| ·适配层协议 | 第120-121页 |
| ·IPI定义 | 第120页 |
| ·信息分段 | 第120-121页 |
| ·信息加密 | 第121页 |
| ·终端管理信息应用协议 | 第121-123页 |
| ·股票信息应用协议 | 第123-126页 |
| ·消息格式 | 第123-124页 |
| ·股票数据 | 第124-126页 |
| ·股票代码消息格式说明 | 第124-125页 |
| ·股票行情消息格式说明 | 第125-126页 |
| ·省电策略 | 第126-128页 |
| ·信息接收方式上的省电策略 | 第126-127页 |
| ·信息处理方式上的省电策略 | 第127页 |
| ·系统省电策略 | 第127-128页 |
| 第七章 结束语 | 第128-131页 |
| ·本文的主要贡献与创新 | 第128页 |
| ·进一步的工作 | 第128-131页 |
| ·解码器的SoC设计 | 第129页 |
| ·安全认证 | 第129-130页 |
| ·机卡分离 | 第130-131页 |
| 参考文献 | 第131-137页 |
| 致谢 | 第137-138页 |
| 作者简历 | 第138页 |
| 攻读博士学位期间发表的主要论文 | 第138页 |
| 攻读博士学位期间的获奖情况 | 第138页 |