网络处理器高性能数据交换接口设计研究
摘要 | 第1-6页 |
Abstract | 第6-9页 |
第一章 引言 | 第9-19页 |
·网络处理器的概述 | 第9-15页 |
·因特网分层参考模型 | 第9-11页 |
·网络系统的发展 | 第11-14页 |
·网络处理器定义 | 第14-15页 |
·课题的来源及研究意义 | 第15-16页 |
·本论文的主要工作贡献 | 第16-19页 |
第二章 网络处理器的数据交换接口 | 第19-31页 |
·网络处理器体系结构 | 第19-24页 |
·网络处理器体系结构 | 第19-20页 |
·并行流水线体系结构处理器 | 第20-22页 |
·硬件多线程与上下文切换技术 | 第22-24页 |
·数据交换接口设计的关键技术 | 第24-28页 |
·DMA技术 | 第24-25页 |
·双口SRAM数据缓存 | 第25-26页 |
·轮询与主动请求机制 | 第26-27页 |
·保持包序的问题 | 第27-28页 |
·数据交换接口的设计指标 | 第28-30页 |
·本章小结 | 第30-31页 |
第三章 高性能数据交换接口的设计 | 第31-49页 |
·数据交换接口模块划分 | 第31-32页 |
·接收控制器和双口SRAM接收数据缓存 | 第32-40页 |
·接收控制器 | 第32-39页 |
·双口SRAM接收数据缓存 | 第39-40页 |
·发送控制器和双口SRAM发送数据缓存 | 第40-44页 |
·发送控制器 | 第40-42页 |
·双口SRAM发送数据缓存 | 第42-44页 |
·Pull/Push引擎接口 | 第44-46页 |
·Pull引擎接口 | 第44-45页 |
·Push引擎接口 | 第45-46页 |
·Ready控制器 | 第46-47页 |
·本章小结 | 第47-49页 |
第四章 高性能数据交换接口的功能验证和性能分析 | 第49-57页 |
·系统中高性能数据交换接口的功能验证 | 第49-51页 |
·数据交换接口的FPGA后仿真及板级测试 | 第51-53页 |
·系统中高性能数据交换接口的性能分析 | 第53-55页 |
·本章小结 | 第55-57页 |
第五章 结束语 | 第57-59页 |
致谢 | 第59-61页 |
参考文献 | 第61-63页 |
研究成果 | 第63-64页 |