| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 1. 绪论 | 第8-13页 |
| ·课题研究背景 | 第8-10页 |
| ·国内外研究进展 | 第10-11页 |
| ·课题研究的目的和意义 | 第11-12页 |
| ·论文的章节和安排 | 第12-13页 |
| 2. 有限状态机的设计与优化 | 第13-29页 |
| ·有限状态机原理 | 第13-15页 |
| ·可综合的有限状态机的设计 | 第15-28页 |
| ·小结 | 第28-29页 |
| 3. I~2C接口控制模块的设计与状态机优化 | 第29-54页 |
| ·I~2C总线协议 | 第29-35页 |
| ·I~2C接口控制模块设计 | 第35-40页 |
| ·I~2C接口控制模块中传统的状态机设计 | 第40-45页 |
| ·I~2C接口控制模块状态机的优化 | 第45-49页 |
| ·优化的接口模块性能分析 | 第49-52页 |
| ·小结 | 第52-54页 |
| 4. 应用优化的状态机设计端口扩展器 | 第54-69页 |
| ·端口扩展器架构设计 | 第54-57页 |
| ·端口扩展器模块设计 | 第57-65页 |
| ·端口扩展器的整体验证 | 第65-68页 |
| ·小结 | 第68-69页 |
| 5. 总结 | 第69-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 附录1 优化的I~2C接口模块状态机VERILOG HDL | 第75-78页 |