| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 概述 | 第7-13页 |
| ·频率合成技术及发展 | 第7-9页 |
| ·技术发展趋势和市场状况 | 第9-12页 |
| ·本论文的主要工作 | 第12-13页 |
| 第二章 直接数字频率合成(DDS)基本原理 | 第13-19页 |
| ·直接数字频率合成(DDS)的基本原理 | 第13-14页 |
| ·DDS信号发生器的主要性能指标分析 | 第14-19页 |
| ·DDS主要性能指标 | 第14-16页 |
| ·实际DDS输出噪声问题 | 第16-17页 |
| ·DDS的杂散抑制措施 | 第17-19页 |
| 第三章 DDS信号发生器的设计基础 | 第19-28页 |
| ·硬件描述语言 | 第19页 |
| ·开发工具Quartus Ⅱ Version6.0 | 第19-22页 |
| ·Quartus Ⅱ Version 6.0的特点 | 第20页 |
| ·使用Quartus Ⅱ Version 6.0开发的基本步骤 | 第20-22页 |
| ·FPGA/CPLD设计技术 | 第22-28页 |
| ·FPGA/CPLD基本原理简介 | 第22页 |
| ·基本特点 | 第22-23页 |
| ·设计方法 | 第23-24页 |
| ·FPGA高端开发技术 | 第24-25页 |
| ·设计流程 | 第25-28页 |
| 第四章 DDS信号发生器的软硬件设计 | 第28-54页 |
| ·设计方案 | 第28-31页 |
| ·采用专用DDS集成芯片的技术方案 | 第28-29页 |
| ·采用单片机+FPGA的技术方案 | 第29-30页 |
| ·采用NiosⅡ软核的技术方案 | 第30-31页 |
| ·NiosⅡ软核设计 | 第31-41页 |
| ·软核处理器的设计 | 第32-37页 |
| ·编码键盘的设计 | 第37-41页 |
| ·DDS子系统设计 | 第41-49页 |
| ·频率字锁存模块lock1的设计 | 第42-43页 |
| ·流水线型相位累加器设计 | 第43-47页 |
| ·双口RAM模块 | 第47-49页 |
| ·模拟子系统设计 | 第49-54页 |
| ·D/A转换电路设计 | 第49-51页 |
| ·滤波电路及放大驱动电路设计 | 第51-53页 |
| ·驱动电路设计 | 第53-54页 |
| 第五章 系统调试及实验结果 | 第54-61页 |
| ·系统调试 | 第54-58页 |
| ·测试结果 | 第58-61页 |
| 第六章 结论 | 第61-63页 |
| ·完成了哪些工作 | 第61-62页 |
| ·进一步研究方向 | 第62-63页 |
| 参考文献 | 第63-67页 |
| 附录 | 第67-79页 |
| 谢辞 | 第79-80页 |
| 作者在攻读硕士学位期间发表的论文 | 第80页 |
