| 摘要 | 第1-11页 |
| Abstract | 第11-12页 |
| 第一章 引言 | 第12-18页 |
| ·纠错码介绍 | 第12-13页 |
| ·纠错码算法发展简史 | 第13-14页 |
| ·纠错码的分类以及发展趋势 | 第14-15页 |
| ·Viterbi译码器低功耗设计实现的意义 | 第15-16页 |
| ·本文的主要工作和结构安排 | 第16-18页 |
| 第二章 Viterbi译码算法及低功耗设计介绍 | 第18-31页 |
| ·卷积码的原理 | 第18-20页 |
| ·Viterbi译码算法原理 | 第20-26页 |
| ·Viterbi译码算法的性能 | 第26-28页 |
| ·低功耗设计介绍及其在Viterbi译码器设计应用中的研究成果 | 第28-31页 |
| ·低功耗设计介绍 | 第28-30页 |
| ·Viterbi译码器中应用低功耗设计方法的研究成果 | 第30-31页 |
| 第三章 Viterbi译码器的低功耗设计 | 第31-56页 |
| ·Viterbi译码流程 | 第31-32页 |
| ·Viterbi译码器结构及其模块说明 | 第32-33页 |
| ·本文的低功耗设计重点 | 第33-34页 |
| ·BMG模块 | 第34-35页 |
| ·ACS模块 | 第35-40页 |
| ·ACS总体结构 | 第36-38页 |
| ·ACS单元实现结构 | 第38-39页 |
| ·最小状态选择器实现结构 | 第39-40页 |
| ·MMU模块 | 第40-47页 |
| ·路径度量存储概述 | 第40-41页 |
| ·原位更新模式的原理 | 第41-43页 |
| ·状态分配算法 | 第43-46页 |
| ·状态计算顺序 | 第46-47页 |
| ·SMU模块 | 第47-52页 |
| ·幸存路径存储的管理 | 第47-49页 |
| ·门控时钟的存储控制 | 第49-50页 |
| ·幸存路径存储器 | 第50-52页 |
| ·Trace-Back路径回溯模块 | 第52-54页 |
| ·控制模块 | 第54-55页 |
| ·本文设计中的低功耗设计方法总结 | 第55-56页 |
| 第四章 Viterbi译码器的 FPGA验证及分析 | 第56-71页 |
| ·FPGA设计流程 | 第56-57页 |
| ·FPGA器件选型 | 第57-59页 |
| ·译码器各模块设计验证 | 第59-68页 |
| ·系统测试平台(Test Bench) | 第59-60页 |
| ·ACS模块 | 第60-63页 |
| ·BMG模块 | 第63-65页 |
| ·SMU模块 | 第65-66页 |
| ·Track back回溯模块 | 第66页 |
| ·MMU模块 | 第66-68页 |
| ·控制模块 | 第68页 |
| ·综合结果报告 | 第68-69页 |
| ·设计的功耗分析 | 第69-71页 |
| 第五章 结论与展望 | 第71-73页 |
| ·Viterbi译码器低功耗设计实现的意义 | 第71页 |
| ·本文的主要工作成果 | 第71-72页 |
| ·工作展望 | 第72-73页 |
| 致谢 | 第73-74页 |
| 主要参考文献 | 第74-77页 |
| 附录一 综合报告 | 第77-81页 |
| 附录二 程序代码 | 第81-83页 |
| 原创性声明 | 第83页 |
| 关千学位论文使用授权的声明 | 第83页 |
