| 摘要 | 第1-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第6-9页 |
| ·课题背景 | 第6页 |
| ·课题概述 | 第6-7页 |
| ·论文组织 | 第7-9页 |
| 第二章 十接口千兆以太网线路接口卡与千兆以太网协议 | 第9-19页 |
| ·十接口千兆以太网线路接口卡 | 第9-15页 |
| ·十接口千兆以太网线路接口卡研究现状及实现难点 | 第9页 |
| ·十接口千兆以太网线路接口卡在T比特路由器中的位置 | 第9-11页 |
| ·十接口千兆以太网线路接口卡功能 | 第11页 |
| ·十接口千兆以太网线路接口卡的接口设计 | 第11-15页 |
| ·千兆以太网协议 | 第15-18页 |
| ·千兆以太网基本规范 | 第15-16页 |
| ·千兆以太网协议的体系结构 | 第16-17页 |
| ·千兆以太网的MAC帧格式 | 第17-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 十接口千兆以太网线路接口卡的设计与实现 | 第19-33页 |
| ·十接口千兆以太网线路接口卡设计需求 | 第19页 |
| ·子模块划分 | 第19-22页 |
| ·MAC层处理芯片PM3388 | 第20-21页 |
| ·Stratix GX系列FPGA芯片 | 第21页 |
| ·其它芯片 | 第21-22页 |
| ·各子模块设计与实现 | 第22-32页 |
| ·光电转换子模块 | 第23页 |
| ·MAC层处理子模块 | 第23-24页 |
| ·输入处理FPGA子模块 | 第24-27页 |
| ·输出处理FPGA子模块 | 第27-31页 |
| ·输入IP地址表(CAM)子模块 | 第31页 |
| ·输出IP地址表(CAM+SRAM)子模块 | 第31-32页 |
| ·协议报缓存(FIFO)子模块 | 第32页 |
| ·板级处理机软件设计 | 第32页 |
| ·本章小节 | 第32-33页 |
| 第四章 十接口千兆以太网线路接口卡调试设计 | 第33-38页 |
| ·子模块调试设计 | 第33-36页 |
| ·FPGA的调试设计 | 第33页 |
| ·板级处理机的调试设计 | 第33页 |
| ·PM3388的调试设计 | 第33-35页 |
| ·查表模块的调试设计 | 第35页 |
| ·协议FIFO的调试设计 | 第35-36页 |
| ·线路接口卡调试设计 | 第36-37页 |
| ·线路接口卡性能测试结果 | 第37页 |
| ·本章小结 | 第37-38页 |
| 第五章 帧重组加速实现结构与MURR调度算法 | 第38-47页 |
| ·帧重组加速实现结构 | 第38-41页 |
| ·帧重组加速问题的提出 | 第38页 |
| ·帧重组加速的实现结构 | 第38-40页 |
| ·帧重组加速结构的实现 | 第40页 |
| ·帧重组加速结构的性能分析 | 第40-41页 |
| ·多级轮询调度算法MURR | 第41-46页 |
| ·高速多端口合路调度问题的提出 | 第42页 |
| ·高速多端口合路调度算法设计 | 第42-44页 |
| ·MURR算法与MORR算法时延性能比较 | 第44-45页 |
| ·MURR算法的实现 | 第45-46页 |
| ·本章小结 | 第46-47页 |
| 第六章 结束语 | 第47-49页 |
| ·结论 | 第47页 |
| ·本文主要创新点 | 第47-48页 |
| ·进一步的研究工作 | 第48-49页 |
| 致谢 | 第49-50页 |
| 参考文献 | 第50-53页 |
| 作者在攻读硕士学位期间撰写的论文 | 第53页 |