嵌入式USB总线器件端处理器的FPGA实现研究
| 第一章 绪论 | 第1-14页 |
| §1.1 USB的应用与发展 | 第11-12页 |
| ·USB应用概述 | 第11页 |
| ·USB设备端芯片的分类 | 第11-12页 |
| §1.2 项目背景简介 | 第12-13页 |
| §1.3 论文的主要研究内容和结构 | 第13-14页 |
| 第二章 USB总线数据传送流程综述 | 第14-36页 |
| §2.1 USB系统描述 | 第14-16页 |
| ·USB总线拓扑结构 | 第15-16页 |
| §2.2 USB物理层描述 | 第16-22页 |
| ·USB连接接口 | 第16-18页 |
| ·USB的数据信号特性 | 第18-21页 |
| ·USB总线速度标示： | 第21-22页 |
| §2.3 USB总线数据传输协议 | 第22-31页 |
| ·通用USB包域 | 第22-23页 |
| ·USB包类型 | 第23-24页 |
| ·循环冗余校验码(CRC) | 第24-25页 |
| ·功能函数与端点、管道 | 第25页 |
| ·USB传送端点类型 | 第25-31页 |
| §2.4 USB描述符及枚举过程 | 第31-36页 |
| ·器件(device)描述符 | 第32-33页 |
| ·配置(configuration)描述符 | 第33页 |
| ·接口(interface)描述符 | 第33页 |
| ·端点(endpoint)描述符 | 第33-34页 |
| ·字符串(string)描述符 | 第34页 |
| ·SETUP数据包 | 第34-35页 |
| ·枚举 | 第35-36页 |
| 第三章 USB总线器件端处理器的RTL级实现 | 第36-55页 |
| §3.1 数字IC前端设计流程 | 第36-37页 |
| §3.2 USB总线器件端的接口定义 | 第37-39页 |
| ·USB总线器件端处理器所处的位置 | 第37-38页 |
| ·处理器与USB模拟前端接口 | 第38页 |
| ·处理器与其他模块的接口 | 第38页 |
| ·处理器系统接口的定义 | 第38-39页 |
| §3.3 USB总线器件端处理器的模块划分 | 第39-40页 |
| §3.4 处理器系统级建模 | 第40-41页 |
| §3.5 各部分模块的RTL级实现 | 第41-55页 |
| ·串并转换模块(RX) | 第41-42页 |
| ·解析数据包模块(rxpacket) | 第42-45页 |
| ·枚举处理模块(SetupData) | 第45-49页 |
| ·数据传输处理模块 | 第49-51页 |
| ·加密数据包模块 | 第51-52页 |
| ·并串转换模块 | 第52页 |
| ·FIFO的设计 | 第52-55页 |
| 第四章 处理器RTL设计的FPGA原型验证 | 第55-65页 |
| §4.1 处理器验证下载整体框图 | 第55-56页 |
| §4.2 前端模拟转换的解决方案 | 第56-58页 |
| ·前端模拟转换芯片介绍 | 第56-57页 |
| ·前端模拟转换的实现 | 第57-58页 |
| §4.3 Virtex-Ⅱ FPGA开发板简介 | 第58-59页 |
| ·Virtex-Ⅱ的时钟管理 | 第58-59页 |
| §4.4 应用RS232接口与FPGA传送数据 | 第59-62页 |
| ·RS232接口介绍 | 第59页 |
| ·串口数据传送方式 | 第59-60页 |
| ·实现串口数据发送的UART模块： | 第60-62页 |
| §4.5 USB软件控制实现 | 第62-63页 |
| ·使用VISA3.0控制USB器件 | 第62-63页 |
| §4.6 整体验证方案的实施 | 第63-65页 |
| 第五章 USB总线器件端处理器的ASIC实现研究 | 第65-68页 |
| §5.1 USB器件端处理器的综合分析 | 第65-68页 |
| ·综合工具Design Compiler使用步骤 | 第65页 |
| ·本论文使用的工艺库 | 第65-66页 |
| ·综合的约束填加 | 第66-67页 |
| ·处理器的综合汇报结果 | 第67-68页 |
| 第六章 论文总结 | 第68-70页 |
| §6.1 论文小结 | 第68页 |
| §6.2 对本处理器的展望 | 第68-69页 |
| §6.3 未来发展的方向 | 第69-70页 |
| 参考文献 | 第70-72页 |
| 硕士期间发表的论文 | 第72-73页 |
| 后记 | 第73页 |
