| 摘 要 | 第1-5页 |
| ABSTRACT | 第5-6页 |
| 目 录 | 第6-8页 |
| 第一章 绪 论 | 第8-11页 |
| ·背景 | 第8页 |
| ·基于GMC技术的B3G验证系统 | 第8-9页 |
| ·课题工作和进展 | 第9-10页 |
| ·本论文内容安排 | 第10-11页 |
| 第二章 无线通信系统中的编解码技术 | 第11-19页 |
| ·信道编译码的原理 | 第11-12页 |
| ·卷积码的基本原理 | 第12-14页 |
| ·卷积码的性能 | 第14-15页 |
| ·Viterbi译码的原理 | 第15-19页 |
| 第三章 GMC中的编解码技术 | 第19-34页 |
| ·GMC基带系统介绍 | 第19页 |
| ·GMC基带系统中的编解码 | 第19-34页 |
| ·物理层的分块传输 | 第19-22页 |
| ·下行专用物理信道(DDPCH)的编解码流程 | 第22-31页 |
| ·同步信道和主公共控制信道(SYNCH and P-CCPCH)的编解码流程 | 第31-32页 |
| ·随机接入信道(PRACH)的编解码流程 | 第32-33页 |
| ·上行专用物理信道(UDPCH)编解码流程 | 第33-34页 |
| 第四章 编解码的FPGA实现 | 第34-55页 |
| ·GMC基带演示系统介绍 | 第34-36页 |
| ·FPGA实现方法 | 第36-42页 |
| ·FPGA原理和发展 | 第36-37页 |
| ·Xilinx FPGA的结构和特点 | 第37-40页 |
| ·FPGA的设计规则和流程 | 第40-41页 |
| ·开发与仿真软件 | 第41-42页 |
| ·编解码技术的FPGA实现 | 第42-50页 |
| ·编码器FPGA设计 | 第42-44页 |
| ·并串转换模块的FPGA设计 | 第44-45页 |
| ·交织模块的FPGA设计 | 第45-47页 |
| ·映射模块的FPGA设计 | 第47页 |
| ·发送接口转换模块的FPGA设计 | 第47-49页 |
| ·接收接口转换模块的FPGA设计 | 第49页 |
| ·接收解调和解交织的FPGA设计 | 第49页 |
| ·接收串并转换模块的FPGA设计 | 第49-50页 |
| ·接收端Viterbi译码模块的FPGA设计 | 第50页 |
| ·编解码FPGA模块的仿真、下载和调试 | 第50-55页 |
| ·编解码FPGA模块的联合仿真 | 第50页 |
| ·编解码FPGA模块的下载 | 第50-51页 |
| ·编解码FPGA模块的测试 | 第51-55页 |
| 第五章 高速VITERBI译码器的设计 | 第55-73页 |
| ·Viterbi译码器的实现原理和性能 | 第55页 |
| ·Viterbi译码器的实现背景和方法 | 第55-57页 |
| ·Viterbi译码器的实现背景 | 第55-56页 |
| ·Viterbi译码器的实现方法 | 第56-57页 |
| ·Viterbi译码器的实现模块介绍 | 第57页 |
| ·BMU子模块 | 第57-58页 |
| ·BMU结构 | 第57-58页 |
| ·BMU时序 | 第58页 |
| ·ACSU子模块 | 第58-64页 |
| ·ACS的实现原理和运算量 | 第58-61页 |
| ·ACS模块的优化算法 | 第61-64页 |
| ·ACS时序 | 第64页 |
| ·SMU子模块 | 第64-69页 |
| ·SMU实现原理 | 第64-65页 |
| ·SMU的运算量和优化算法 | 第65-67页 |
| ·SMU结构和时序 | 第67-69页 |
| ·Viterbi译码器性能分析 | 第69-73页 |
| ·占用资源 | 第69页 |
| ·优化效果 | 第69-70页 |
| ·译码性能分析 | 第70-73页 |
| 第六章 结 论 | 第73-74页 |
| ·论文工作总结 | 第73页 |
| ·改进和下一步工作 | 第73-74页 |
| 致 谢 | 第74-75页 |
| 参考文献 | 第75-76页 |