| 中文摘要 | 第1-6页 |
| 英文摘要 | 第6-12页 |
| 第一章 引言 | 第12-16页 |
| 1．1 研究的背景与意义 | 第12-13页 |
| 1．2 电子侦察信号采集技术的研究现状 | 第13-14页 |
| 1．3 本文的研究工作 | 第14-16页 |
| 第二章 全概率数字接收机的系统构成及其实验平台的架构 | 第16-26页 |
| 2．1 全概率数字接收机系统构成 | 第16-18页 |
| 2．1．1 全概率数字接收机的组成 | 第16-17页 |
| 2．1．2 采用多相滤波下变频结构的全概率数字接收机实现方案与构成 | 第17-18页 |
| 2．2 实验平台的组成 | 第18-25页 |
| 2．2．1 仿真数据的产生与结果信号的处理 | 第20页 |
| 2．2．2 多相滤波源数据RAM的组织方法和与A／D、串并转换的等效原理 | 第20-21页 |
| 2．2．3 多相滤波前对数据的缓存 | 第21-22页 |
| 2．2．4 测频模块的源数据RAM与缓存 | 第22-24页 |
| 2．2．5 结果数据RAM的组织 | 第24页 |
| 2．2．6 各模块在实验板上的实现 | 第24-25页 |
| 2．3 本章小结 | 第25-26页 |
| 第三章 实验系统的电路设计 | 第26-38页 |
| 3．1 EPP接口技术 | 第26-30页 |
| 3．1．1 EPP接口简介 | 第26页 |
| 3．1．2 EPP协议 | 第26-28页 |
| 3．1．3 EPP寄存器 | 第28-29页 |
| 3．1．4 EPP BIOS的调用 | 第29页 |
| 3．1．5 EPP控制芯片的编程 | 第29页 |
| 3．1．6 EPP接口电路连接 | 第29-30页 |
| 3．1．6．1 数据端口 | 第29-30页 |
| 3．1．6．2 控制端口 | 第30页 |
| 3．2 EPP端口的扩展 | 第30-31页 |
| 3．3 对EPP握手信号的控制 | 第31-32页 |
| 3．4 实验系统采用的FPGA的工作电路设计 | 第32-35页 |
| 3．4．1 ACEX系列芯片的主要特性 | 第32-33页 |
| 3．4．2 ACEX芯片的IO端口配置 | 第33-34页 |
| 3．4．3 ACEX芯片的配置 | 第34-35页 |
| 3．5 实验系统的电源管理 | 第35-36页 |
| 3．6 实验板的布局与布线 | 第36页 |
| 3．7 本章小结 | 第36-38页 |
| 第四章 短数据快速测频 | 第38-51页 |
| 4．1 测频算法 | 第38-40页 |
| 4．2 测频性能分析 | 第40-41页 |
| 4．2．1 低频段测频 | 第40页 |
| 4．2．2 中频段测频 | 第40页 |
| 4．2．3 高频段测频 | 第40-41页 |
| 4．3 算法的FPGA实现 | 第41-48页 |
| 4．3．1 测频模块的并行方式实现 | 第42-44页 |
| 4．3．2 测频模块的串行方式实现 | 第44-45页 |
| 4．3．3 有符号数的乘法 | 第45页 |
| 4．3．4 除法器实现 | 第45-47页 |
| 4．3．5 反余弦与频段判定的实现 | 第47-48页 |
| 4．3．5．1 用查表法实现 | 第47-48页 |
| 4．3．5．2 用比较器实现 | 第48页 |
| 4．5 实验结果 | 第48-50页 |
| 4．6 本章小结 | 第50-51页 |
| 第五章 多相滤波下变频的FPGA实现 | 第51-65页 |
| 5．1 概述 | 第51页 |
| 5．2 多相滤波下变频结构 | 第51-58页 |
| 5．2．1 按50％交迭方式划分调谐信道和数字混频序列的表示 | 第52-53页 |
| 5．2．2 无交迭划分调谐信道和混频序列的表示 | 第53-54页 |
| 5．2．3 多相滤波下变频的实现结构 | 第54-58页 |
| 5．3 多相滤波下变频器FPGA实现 | 第58-62页 |
| 5．3．1 FIR滤波器的实现 | 第59-62页 |
| 5．3．1．1 FIR滤波器的常规实现 | 第59-60页 |
| 5．3．1．2 FIR滤波器的查表法实现 | 第60-62页 |
| 5．4 混频模块的实现 | 第62-63页 |
| 5．5 实验结果 | 第63页 |
| 5．6 本章小结 | 第63-65页 |
| 第六章 各模块的控制与测试方法 | 第65-74页 |
| 6．1 单个模块的测试 | 第65-68页 |
| 6．1．1 RAM的实现方式 | 第66页 |
| 6．1．2 单个RAM做输入、输出时的接口控制 | 第66-67页 |
| 6．1．3 多个RAM做输入、输出时的接口控制 | 第67-68页 |
| 6．2 各模块的控制 | 第68-69页 |
| 6．3 使用VHDL语言设计有限状态机 | 第69-72页 |
| 6．4 Windows98下EPP接口程序的编写 | 第72-73页 |
| 6．5 本章小结 | 第73-74页 |
| 总结 | 第74-76页 |
| 参考文献 | 第76-78页 |
| 致谢 | 第78-79页 |
| 个人简历 | 第79页 |
