| 中文摘要 | 第1页 |
| 英文摘要 | 第3-6页 |
| 第一章 引言 | 第6-9页 |
| ·选题背景及意义 | 第6-7页 |
| ·国内外研究动态 | 第7-8页 |
| ·课题研究内容 | 第8-9页 |
| 第二章 数字电视信号的结构和传输标准 | 第9-14页 |
| ·MPEG-2标准 | 第9-12页 |
| ·MPEG-2传输标准 | 第9-10页 |
| ·TS传输流 | 第10-12页 |
| ·DVB传输标准 | 第12-14页 |
| 第三章 数字有线电视机顶盒核心芯片的总体设计 | 第14-19页 |
| ·数字电视机顶盒功能结构 | 第14-15页 |
| ·核心芯片的总体设计 | 第15-16页 |
| ·核心芯片的实现载体 | 第16-17页 |
| ·核心芯片的软件设计平台 | 第17-19页 |
| ·Quartus Ⅱ软件 | 第17页 |
| ·Verilog HDL语言 | 第17-19页 |
| 第四章 机顶盒核心芯片中RS译码模块的设计与仿真 | 第19-40页 |
| ·RS译码的理论基础 | 第19-20页 |
| ·RS译码器的原理结构与设计 | 第20-30页 |
| ·RS译码原理 | 第21页 |
| ·RS译码器的设计与仿真 | 第21-30页 |
| ·伴随式计算模块的设计与仿真 | 第22-24页 |
| ·求解错误图样的设计与仿真 | 第24-30页 |
| ·有限域乘法器的原理与设计 | 第30-35页 |
| ·最优弱对偶基的相关原理 | 第31-32页 |
| ·有限域乘法器的设计与仿真 | 第32-35页 |
| ·常系数乘法器的原理与设计 | 第35-40页 |
| 第五章 机顶盒核心芯片中传输流解复用模块的研究与设计 | 第40-58页 |
| ·传输流解复用模块的流程结构 | 第40-41页 |
| ·码流同步过程的研究与设计 | 第41-43页 |
| ·PSI信息提取过程的研究与设计 | 第43-49页 |
| ·PAT提取 | 第43-46页 |
| ·PMT提取 | 第46-49页 |
| ·异步FIFO的设计与仿真 | 第49-58页 |
| ·异步FIFO接口设计 | 第50-51页 |
| ·异步FIFO具体实现过程 | 第51-58页 |
| ·格雷码地址计数设计 | 第51-52页 |
| ·异步比较模块的设计 | 第52-54页 |
| ·写指针与写满状态模块的设计与仿真 | 第54-55页 |
| ·读指针与读空状态模块的设计与仿真 | 第55-56页 |
| ·双端口RAM模块的设计与仿真 | 第56-58页 |
| 第六章 结束语 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 致谢 | 第62-63页 |
| 附录 | 第63-67页 |
| 在学期间发表的学术论文和参加科研情况 | 第67页 |