高速低功耗小尺寸SAR ADC IP设计
| 摘要 | 第3-4页 |
| abstract | 第4-5页 |
| 第1章 引言 | 第9-13页 |
| 1.1 课题背景及意义 | 第9-10页 |
| 1.2 SAR ADC和电容失配校准技术研究现状 | 第10-11页 |
| 1.3 本研究主要贡献及设计指标 | 第11页 |
| 1.4 论文架构 | 第11-13页 |
| 第2章 高速低功耗SAR ADC电路基础 | 第13-24页 |
| 2.1 高速低功耗SAR ADC构成及工作原理 | 第13页 |
| 2.2 SAR ADC基本电路 | 第13-18页 |
| 2.2.1 采样系统 | 第13-15页 |
| 2.2.2 转换系统 | 第15-18页 |
| 2.3 电路非理想因素 | 第18-22页 |
| 2.3.1 电容失配 | 第18-19页 |
| 2.3.2 电荷注入和时钟馈通 | 第19-20页 |
| 2.3.3 比较器直流失调 | 第20-21页 |
| 2.3.4 开关非线性导通电阻 | 第21-22页 |
| 2.4 码密度统计原理及校准过程 | 第22-24页 |
| 第3章 带电容失配校准的SAR ADC IP设计 | 第24-51页 |
| 3.1 比较器 | 第24-28页 |
| 3.1.1 比较器的对比与选择 | 第24-27页 |
| 3.1.2 比较器的优化 | 第27-28页 |
| 3.2 异步时钟设计 | 第28-29页 |
| 3.3 采样系统 | 第29-31页 |
| 3.3.1 采样结构和单位电容的确定 | 第29-30页 |
| 3.3.2 校准位电容设计 | 第30-31页 |
| 3.4 转换系统 | 第31-39页 |
| 3.4.1 转换系统设计 | 第32-34页 |
| 3.4.2 转换系统优化 | 第34-39页 |
| 3.5 电容失配校准模块设计 | 第39-51页 |
| 3.5.1 可配置电容设计 | 第39-43页 |
| 3.5.2 校准逻辑设计 | 第43-45页 |
| 3.5.3 总线结构设计 | 第45-46页 |
| 3.5.4 可配置电容设计优化 | 第46-48页 |
| 3.5.5 三角波产生电路设计 | 第48-49页 |
| 3.5.6 采样开关设计 | 第49-51页 |
| 第4章 核心模块电路仿真与版图设计 | 第51-61页 |
| 4.1 MATLAB行为级仿真 | 第51-52页 |
| 4.2 核心模块原理图仿真结果 | 第52-58页 |
| 4.2.1 不同corner前仿结果 | 第53-54页 |
| 4.2.2 不同输入信号下前仿结果 | 第54-55页 |
| 4.2.3 校准算法验证前仿结果 | 第55-57页 |
| 4.2.4 噪声分析前仿结果 | 第57-58页 |
| 4.3 核心模块版图和后仿真结果 | 第58-61页 |
| 第5章 芯片级仿真验证和测试 | 第61-78页 |
| 5.1 芯片结构 | 第61-62页 |
| 5.2 芯片版图及布局 | 第62页 |
| 5.3 仿真测试环境 | 第62-64页 |
| 5.4 仿真结果 | 第64-69页 |
| 5.4.1 关闭校准不同corner后仿结果 | 第65页 |
| 5.4.2 关闭校准不同输入信号频率后仿结果 | 第65-66页 |
| 5.4.3 校准过程后仿真及电路优化 | 第66-69页 |
| 5.5 芯片测试 | 第69-78页 |
| 5.5.1 芯片校准效果测试 | 第69-72页 |
| 5.5.2 测试结果原因分析 | 第72-74页 |
| 5.5.3 功耗测试结果 | 第74-75页 |
| 5.5.4 校准后ADC整体性能测试 | 第75-77页 |
| 5.5.5 芯片流片意义及改进意见 | 第77-78页 |
| 第6章 总结与展望 | 第78-79页 |
| 6.1 总结 | 第78页 |
| 6.2 展望 | 第78-79页 |
| 参考文献 | 第79-82页 |
| 致谢 | 第82-84页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第84页 |
