| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-19页 |
| ·研究背景 | 第11-12页 |
| ·正则表达式基础 | 第12-16页 |
| ·历史 | 第12-13页 |
| ·形式化定义 | 第13-14页 |
| ·正则表达式与有限自动机 | 第14-16页 |
| ·深度报文检测中正则表达式的特点 | 第16页 |
| ·本文工作 | 第16-17页 |
| ·全文组织 | 第17-19页 |
| 第二章 高速正则表达式匹配技术研究 | 第19-31页 |
| ·正则表达式匹配原理 | 第19-23页 |
| ·正则表达式的编译 | 第19-21页 |
| ·正则表达式匹配算法 | 第21-23页 |
| ·高速正则表达式匹配技术 | 第23-30页 |
| ·软件技术 | 第23-26页 |
| ·硬件技术 | 第26-28页 |
| ·基于GPU 的正则表达式匹配技术 | 第28-29页 |
| ·结论 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 基于GPU 的高速正则表达式匹配方法 | 第31-41页 |
| ·引言 | 第31页 |
| ·NVIDIA Tesla 2 GPU 简介 | 第31-35页 |
| ·体系结构 | 第31-32页 |
| ·编程模型 | 第32-33页 |
| ·线程执行模型 | 第33-34页 |
| ·存储器模型 | 第34-35页 |
| ·基于GPU 的高速正则表达式匹配引擎Gregex | 第35-40页 |
| ·总体框架 | 第35-36页 |
| ·工作流程 | 第36-39页 |
| ·性能分析 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第四章 基于GPU 的高速正则表达式匹配引擎优化 | 第41-49页 |
| ·并发性优化 | 第41-44页 |
| ·CPU/GPU 并发性 | 第41页 |
| ·GPU 内部任务的并发性 | 第41-42页 |
| ·ATP 技术 | 第42-44页 |
| ·GPU 运行配置优化 | 第44页 |
| ·全局存储器访问优化 | 第44-48页 |
| ·CAB 技术 | 第46页 |
| ·CAT 技术 | 第46-48页 |
| ·本章小结 | 第48-49页 |
| 第五章 实现与性能评估 | 第49-65页 |
| ·Gregex 实现 | 第49-59页 |
| ·控制模块 | 第49-50页 |
| ·正则表达式编译器 | 第50-56页 |
| ·报文缓冲 | 第56-57页 |
| ·模式匹配 | 第57-59页 |
| ·实验环境 | 第59-60页 |
| ·软硬件平台 | 第59-60页 |
| ·测试数据 | 第60页 |
| ·实验方法 | 第60页 |
| ·实验结果 | 第60-64页 |
| ·报文传输性能 | 第60-61页 |
| ·Gregex 匹配性能 | 第61-62页 |
| ·Gregex 吞吐量 | 第62-64页 |
| ·本章小结 | 第64-65页 |
| 结束语 | 第65-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-73页 |
| 作者在学期间取得的学术成果 | 第73页 |