| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第14-18页 |
| 1.1 课题研究背景 | 第14页 |
| 1.2 研究现状 | 第14-15页 |
| 1.3 论文研究内容及指标 | 第15-16页 |
| 1.4 论文的组织架构 | 第16-18页 |
| 第二章 锁相环频率综合器概述 | 第18-26页 |
| 2.1 引言 | 第18页 |
| 2.2 频率综合器简介 | 第18-21页 |
| 2.2.1 直接模拟频率综合器 | 第18-19页 |
| 2.2.2 锁相环频率综合器 | 第19-20页 |
| 2.2.3 直接数字式频率综合器 | 第20-21页 |
| 2.3 锁相环电路各单元模块基本原理 | 第21-24页 |
| 2.3.1 鉴频鉴相器(PFD) | 第21-22页 |
| 2.3.2 电荷泵(CP) | 第22-23页 |
| 2.3.3 环路滤波器(LPF) | 第23页 |
| 2.3.4 压控振荡器(VCO) | 第23-24页 |
| 2.3.5 分频器(FD) | 第24页 |
| 2.4 电荷泵锁相环的线性模型及系统传递函数 | 第24-26页 |
| 第三章 分频器的原理与结构分析 | 第26-39页 |
| 3.1 引言 | 第26页 |
| 3.2 分频器概述 | 第26-27页 |
| 3.3 数字分频器 | 第27-34页 |
| 3.3.1 动态CMOS触发器 | 第27-28页 |
| 3.3.2 CMOS准静态触发器 | 第28页 |
| 3.3.3 真单相时钟触发器 | 第28-31页 |
| 3.3.4 源级耦合逻辑结构的触发器 | 第31-34页 |
| 3.4 模拟分频器 | 第34-39页 |
| 3.4.1 注入锁定分频器 | 第34-35页 |
| 3.4.2 参量分频器 | 第35-36页 |
| 3.4.3 再生式分频器 | 第36-39页 |
| 第四章 8-12GHz锁相环的多模分频器链的设计 | 第39-77页 |
| 4.1 引言 | 第39-40页 |
| 4.2 高速低功耗TSPC二分频器的设计 | 第40-53页 |
| 4.2.1 TSPC工作原理及基本架构 | 第40-42页 |
| 4.2.2 无比逻辑TSPC分频器的研究与分析 | 第42-45页 |
| 4.2.3 高速低功耗TSPC二分频器的电路设计 | 第45-49页 |
| 4.2.4 高速低功耗TSPC二分频器的尺寸设计 | 第49-50页 |
| 4.2.5 高速低功耗TSPC二分频器的版图绘制 | 第50-51页 |
| 4.2.6 高速低功耗TSPC二分频器的仿真结果 | 第51-53页 |
| 4.3 基于高速低功耗TSPC分频器的四/五预分频器的设计 | 第53-58页 |
| 4.3.1 传统四/五预分频器的设计 | 第53-54页 |
| 4.3.2 基于高速低功耗二分频器的四/五预分频器的设计 | 第54-56页 |
| 4.3.3 四/五预分频器的版图绘制 | 第56页 |
| 4.3.4 四/五预分频器的仿真结果 | 第56-58页 |
| 4.4 二/三预分频器的设计 | 第58-64页 |
| 4.4.1 传统的二/三预分频器的设计 | 第58-60页 |
| 4.4.2 改进型二/三预分频器的电路设计 | 第60-62页 |
| 4.4.3 二/三预分频器版图绘制 | 第62页 |
| 4.4.4 二/三预分频器仿真结果 | 第62-64页 |
| 4.5 基于二/三预分频器的多模分频器的设计 | 第64-70页 |
| 4.5.1 多模分频器的设计 | 第65-66页 |
| 4.5.2 多模分频器版图绘制 | 第66-67页 |
| 4.5.3 多模分频器仿真结果 | 第67-70页 |
| 4.6 低速二分频器的设计 | 第70-72页 |
| 4.6.1 二分频器的设计 | 第70页 |
| 4.6.2 二分频器的版图绘制 | 第70-71页 |
| 4.6.3 二分频器的仿真结果 | 第71-72页 |
| 4.7 应用于8-12GHz锁相环的多模分频器链的整体设计 | 第72-77页 |
| 4.7.1 分频器链的整体设计 | 第72-73页 |
| 4.7.2 多模分频器链的版图绘制 | 第73页 |
| 4.7.3 多模分频器链的仿真结果 | 第73-77页 |
| 第五章 16-20GHz锁相环的注入锁定分频器的设计 | 第77-87页 |
| 5.1 引言 | 第77页 |
| 5.2 注入锁定分频器的工作原理 | 第77-79页 |
| 5.2.1 注入锁定分频器的类别 | 第77-78页 |
| 5.2.2 传统环形振荡器ILFD的工作原理 | 第78-79页 |
| 5.3 高速超宽带注入锁定分频器的设计 | 第79-81页 |
| 5.4 注入锁定分频器的相位噪声分析 | 第81-84页 |
| 5.5 注入锁定分频器的版图绘制 | 第84页 |
| 5.6 注入锁定分频器的仿真结果 | 第84-87页 |
| 5.6.1 自由振荡频率的仿真结果 | 第84页 |
| 5.6.2 锁定范围的仿真 | 第84-86页 |
| 5.6.3 注入锁定分频器的功耗仿真 | 第86-87页 |
| 总结 | 第87-89页 |
| 参考文献 | 第89-93页 |
| 攻读学位期间发表专利 | 第93-95页 |
| 致谢 | 第95-96页 |
