面向2.5G SerDes的8b/10b编解码电路设计与测试
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 本课题的研究背景及研究意义 | 第9-10页 |
| 1.2 国内外的研究现状 | 第10-11页 |
| 1.3 本论文的主要工作 | 第11-13页 |
| 第二章 SerDes芯片概述 | 第13-25页 |
| 2.1 SerDes接.概述 | 第13-18页 |
| 2.1.1 锁相环 | 第15-16页 |
| 2.1.2 LVDS技术 | 第16页 |
| 2.1.3 时钟与数据恢复电路 | 第16-17页 |
| 2.1.4 8b/10b编解码电路 | 第17-18页 |
| 2.2 高速接.中常见的编码技术 | 第18-19页 |
| 2.2.1 4b/5b编码技术 | 第18页 |
| 2.2.2 64b/66b编码技术 | 第18-19页 |
| 2.3 高速接.的测试方法 | 第19-24页 |
| 2.3.1 高速接.中关键测试信号 | 第19-20页 |
| 2.3.2 影响高速信号质量的因素 | 第20-21页 |
| 2.3.3 抖动的测试 | 第21-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第三章 编码电路设计 | 第25-48页 |
| 3.1 数字IC的设计流程 | 第25-26页 |
| 3.2 8b/10b编码的原理 | 第26-30页 |
| 3.3 组合逻辑实现 8b/10b编码 | 第30-37页 |
| 3.4 基于查找表实现 8b/10b编码器 | 第37-40页 |
| 3.5 8b/10b编码器的扩展 | 第40-42页 |
| 3.6 伪随机码发送电路的设计 | 第42-47页 |
| 3.6.1 BIST电路的介绍 | 第42-44页 |
| 3.6.2 PRBS伪随机产生原理 | 第44-45页 |
| 3.6.3 PRBS伪随机产生电路设计 | 第45-46页 |
| 3.6.4 PRBS伪随机产生电路与编码电路组合 | 第46-47页 |
| 3.7 本章小结 | 第47-48页 |
| 第四章 解码电路设计 | 第48-63页 |
| 4.1 解码模块介绍 | 第48页 |
| 4.2 Comma检测电路设计 | 第48-55页 |
| 4.2.1 Comma检测的原理 | 第48-50页 |
| 4.2.2 Comma检测电路设计 | 第50-52页 |
| 4.2.3 移位寄存器模块设计 | 第52-53页 |
| 4.2.4 PRBS检测电路设计 | 第53-55页 |
| 4.3 解码电路设计 | 第55-62页 |
| 4.3.1 解码电路的原理 | 第55页 |
| 4.3.2 组合电路实现 8b/10b解码 | 第55-58页 |
| 4.3.3 查找表实现解码电路 | 第58-60页 |
| 4.3.4 解码电路的扩展 | 第60-62页 |
| 4.4 本章小结 | 第62-63页 |
| 第五章 仿真与测试 | 第63-74页 |
| 5.1 8b/10b编解码的仿真分析 | 第63-69页 |
| 5.1.1 RTL级验证与代码覆盖率分析 | 第64-66页 |
| 5.1.2 8b/10b编解码模块前仿真 | 第66-67页 |
| 5.1.3 编解码电路后仿真 | 第67-69页 |
| 5.2 SerDes芯片测试 | 第69-73页 |
| 5.3 本章小结 | 第73-74页 |
| 第六章 总结与展望 | 第74-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-78页 |
| 读研期间取得研究成果 | 第78-79页 |
