| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 研究现状与分析 | 第10-13页 |
| 1.2.1 基于代数数论的同步纠错码 | 第11页 |
| 1.2.2 基于卷积码的同步纠错码 | 第11-12页 |
| 1.2.3 基于级联码的同步纠错码 | 第12-13页 |
| 1.3 论文主要工作及内容安排 | 第13-15页 |
| 第二章 可纠正同步错误的级联码 | 第15-32页 |
| 2.1 同步信道模型 | 第15-16页 |
| 2.2 原始级联码 | 第16-26页 |
| 2.2.1 编译码原理概述 | 第17-18页 |
| 2.2.2 编码器 | 第18-20页 |
| 2.2.3 信道输出向量 | 第20-22页 |
| 2.2.4 内译码器同步过程 | 第22-24页 |
| 2.2.5 块同步 | 第24-25页 |
| 2.2.6 外译码器 | 第25-26页 |
| 2.3 反转级联码 | 第26-31页 |
| 2.3.1 编码器 | 第26-28页 |
| 2.3.2 译码器 | 第28-29页 |
| 2.3.3 反转级联码与原始级联码的性能分析 | 第29-31页 |
| 2.4 小结 | 第31-32页 |
| 第三章 反转级联码的迭代译码算法 | 第32-42页 |
| 3.1 迭代原理介绍 | 第32-33页 |
| 3.2 信息传递的实现 | 第33-34页 |
| 3.3 比特级硬判决迭代译码 | 第34-36页 |
| 3.4 仿真结果与分析 | 第36-41页 |
| 3.4.1 固定替代概率同步错误概率改变时的性能仿真 | 第37-40页 |
| 3.4.2 固定同步错误概率替代概率改变时的性能仿真 | 第40-41页 |
| 3.5 小结 | 第41-42页 |
| 第四章 译码算法复杂度分析 | 第42-49页 |
| 4.1 复杂度分析 | 第42-43页 |
| 4.2 原始级联码的译码复杂度 | 第43-44页 |
| 4.3 反转级联码的译码复杂度 | 第44-45页 |
| 4.4 反转级联码硬判决迭代译码的复杂度 | 第45页 |
| 4.5 实例化分析 | 第45-48页 |
| 4.6 小结 | 第48-49页 |
| 第五章 总结与展望 | 第49-51页 |
| 参考文献 | 第51-56页 |
| 发表论文和参加科研情况说明 | 第56-57页 |
| 致谢 | 第57-58页 |