| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-11页 |
| 1.1 课题研究的背景与意义 | 第7-8页 |
| 1.2 Camera Link 接口的发展历程 | 第8页 |
| 1.3 论文的主要内容及章节安排 | 第8-11页 |
| 第二章 系统相关的基本技术 | 第11-23页 |
| 2.1 FPGA 设计基本技术 | 第11-18页 |
| 2.1.1 FPGA 简介 | 第11-14页 |
| 2.1.2 FPGA 系统设计方法 | 第14-16页 |
| 2.1.3 硬件电路描述语言 | 第16-17页 |
| 2.1.4 Synplify Pro 综合软件 | 第17页 |
| 2.1.5 Modelsim 仿真软件 | 第17-18页 |
| 2.2 DDR2 SDRAM 的基本技术 | 第18-20页 |
| 2.2.1 DDR2 SDRAM 简介 | 第18-19页 |
| 2.2.2 DDR2 SDRAM 的基本操作指令 | 第19-20页 |
| 2.3 Camera Link 标准的产生背景及标准概述 | 第20-21页 |
| 2.3.1 Camera Link 标准的产生背景 | 第20页 |
| 2.3.2 Camera Link 技术的优点 | 第20页 |
| 2.3.3 Camera Link 标准概述 | 第20-21页 |
| 2.4 Camera Link 的多路复用与连接器 | 第21-22页 |
| 2.4.1 Camera Link 的多路复用 | 第21-22页 |
| 2.4.2 连接器 | 第22页 |
| 2.5 本章小结 | 第22-23页 |
| 第三章 基于 Camera Link 接口的大图像实时显示系统设计 | 第23-51页 |
| 3.1 FPGA 设计 | 第23-26页 |
| 3.1.1 FPGA 资源约束 | 第23-24页 |
| 3.1.2 FPGA 的 IO 引脚配置 | 第24-26页 |
| 3.1.3 FPGA 配置芯片 | 第26页 |
| 3.2 系统硬件设计 | 第26-33页 |
| 3.2.1 电源模块设计 | 第27-29页 |
| 3.2.2 时钟电路设计 | 第29-30页 |
| 3.2.3 DDR2 SDRAM 的硬件设计 | 第30-32页 |
| 3.2.4 Camera Link 接口的硬件电路设计 | 第32-33页 |
| 3.3 系统软件设计 | 第33-50页 |
| 3.3.1 DDR2 SDRAM 的软件设计 | 第34-40页 |
| 3.3.2 Camera Link 图像接口的软件设计 | 第40-50页 |
| 3.4 本章小结 | 第50-51页 |
| 第四章 系统的仿真与测试 | 第51-59页 |
| 4.1 仿真平台的搭建 | 第51-52页 |
| 4.2 系统程序的功能仿真 | 第52-56页 |
| 4.2.1 Camera Link 帧行同步产生单元功能验证 | 第53页 |
| 4.2.2 片上 SDRAM 乒乓读写功能仿真图 | 第53-55页 |
| 4.2.3 Camera Link 接口输出数据模块功能仿真图 | 第55-56页 |
| 4.3 系统的实际测试 | 第56-57页 |
| 4.4 本章小结 | 第57-59页 |
| 第五章 总结与展望 | 第59-61页 |
| 致谢 | 第61-63页 |
| 参考文献 | 第63-65页 |
