| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 课题研究背景及意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-13页 |
| 1.2.1 伺服控制器与编码器通信研究现状分析 | 第10-11页 |
| 1.2.2 电力线载波的发展及应用现状分析 | 第11-13页 |
| 1.3 课题研究的主要内容 | 第13-14页 |
| 第2章 总体方案设计及时序分析 | 第14-29页 |
| 2.1 总体方案设计 | 第14-16页 |
| 2.1.1 总体方案概述 | 第14-15页 |
| 2.1.2 电源线载波双向通讯结构设计 | 第15-16页 |
| 2.2 差分曼彻斯特编码载波调制 | 第16-19页 |
| 2.3 编码器通讯协议分析 | 第19-22页 |
| 2.4 时序需求分析及设计 | 第22-28页 |
| 2.4.1 时序需求分析 | 第22-23页 |
| 2.4.2 利用应答时间可调传送数据 | 第23-25页 |
| 2.4.3 利用超时时间可调传送数据 | 第25-26页 |
| 2.4.4 利用控制器侧从机模拟旋转编码器 | 第26-27页 |
| 2.4.5 并行时序设计方案 | 第27-28页 |
| 2.5 本章小结 | 第28-29页 |
| 第3章 电源线载波系统的硬件设计 | 第29-41页 |
| 3.1 耦合电路 | 第29-33页 |
| 3.1.1 直流信道特性 | 第29-30页 |
| 3.1.2 耦合电路设计 | 第30-31页 |
| 3.1.3 高频变压器分析与选型 | 第31-33页 |
| 3.2 FPGA及其配置电路 | 第33-36页 |
| 3.2.1 FPGA选型 | 第33-34页 |
| 3.2.2 FPGA配置电路 | 第34-36页 |
| 3.3 辅助功能模块 | 第36-40页 |
| 3.3.1 电源电路设计 | 第36-37页 |
| 3.3.2 RS485接口电路设计 | 第37-40页 |
| 3.4 本章小结 | 第40-41页 |
| 第4章 基于Verilog语言的程序设计及仿真测试 | 第41-64页 |
| 4.1 FPGA开发环境及设计流程 | 第41-42页 |
| 4.2 程序总体方案设计 | 第42-45页 |
| 4.3 控制器侧从机各功能模块设计 | 第45-54页 |
| 4.3.1 从机响应模块 | 第45-51页 |
| 4.3.2 编码与发送模块 | 第51-53页 |
| 4.3.3 采样解码模块 | 第53-54页 |
| 4.4 编码器侧主机各功能模块设计 | 第54-61页 |
| 4.4.1 主机模块 | 第54-57页 |
| 4.4.2 接收与解码模块 | 第57-59页 |
| 4.4.3 数据编码与发送模块 | 第59-61页 |
| 4.5 基于SignalTapII的板级测试 | 第61-63页 |
| 4.6 本章小结 | 第63-64页 |
| 第5章 系统测试及结果分析 | 第64-72页 |
| 5.1 载波耦合系统测试 | 第64-66页 |
| 5.2 载波通讯系统联机调试 | 第66-70页 |
| 5.3 可靠性测试分析 | 第70-71页 |
| 5.4 本章小结 | 第71-72页 |
| 第6章 结论 | 第72-74页 |
| 参考文献 | 第74-77页 |
| 在学研究成果 | 第77-78页 |
| 致谢 | 第78页 |