| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 插图索引 | 第9-11页 |
| 附表索引 | 第11-12页 |
| 第1章 绪论 | 第12-17页 |
| 1.1 研究背景及意义 | 第12-13页 |
| 1.2 技术现状与发展动态 | 第13-15页 |
| 1.3 论文选题及贡献 | 第15-16页 |
| 1.3.1 课题介绍 | 第15页 |
| 1.3.2 工作内容与贡献 | 第15-16页 |
| 1.4 论文结构 | 第16-17页 |
| 第2章 RFID系统介绍及通信协议分析 | 第17-26页 |
| 2.1 典型RFID系统与分类 | 第17页 |
| 2.2 RFID系统工作原理 | 第17-20页 |
| 2.2.1 电子标签能量的来源 | 第17-18页 |
| 2.2.2 信号的调制与解调 | 第18-19页 |
| 2.2.3 数据的编码方式 | 第19页 |
| 2.2.4 副载波的调制 | 第19-20页 |
| 2.3 典型RFID阅读器基本形式和分类 | 第20页 |
| 2.3.1 阅读器基本形式 | 第20页 |
| 2.3.2 阅读器的类型 | 第20页 |
| 2.4 典型RFID非接触式IC卡及CPU卡介绍 | 第20-22页 |
| 2.5 ISO/IEC14443协议标准 | 第22-25页 |
| 2.5.1 物理特性(ISO/IEC14443-1) | 第22页 |
| 2.5.2 射频能量与信号接口(ISO/IEC14443-2) | 第22-23页 |
| 2.5.3 初始化与防冲突算法(ISO/IEC14443-3) | 第23-24页 |
| 2.5.4 传输信号的流程(ISO14443-4) | 第24-25页 |
| 本章小结 | 第25-26页 |
| 第3章 读写器芯片系统设计 | 第26-35页 |
| 3.1 读写器芯片整体架构设计 | 第26页 |
| 3.2 编码电路(Encode_a、Encode_b模块) | 第26-27页 |
| 3.3 解码电路(Decoder_a、Decoder_b模块) | 第27-28页 |
| 3.4 防冲突检测电路(Anti-collision_a模块) | 第28-29页 |
| 3.5 CRC校验模块 | 第29页 |
| 3.6 奇偶校验电路(Parity校验模块) | 第29页 |
| 3.7 FIFO缓存模块 | 第29-30页 |
| 3.8 定时器模块(Timer模块) | 第30-32页 |
| 3.9 中断控制器(Int模块) | 第32-33页 |
| 3.10 总线接口控制电路(Bus模块) | 第33-34页 |
| 本章小结 | 第34-35页 |
| 第4章 读写器芯片模块设计 | 第35-50页 |
| 4.1 发送与接收模块电路 | 第35-45页 |
| 4.1.1 协议编码格式 | 第35-36页 |
| 4.1.2 改进型米勒编码 | 第36-38页 |
| 4.1.3 NRZ-L协议编码 | 第38-39页 |
| 4.1.4 编码仿真结果 | 第39-40页 |
| 4.1.5 协议解码格式 | 第40-41页 |
| 4.1.6 曼彻斯特解码 | 第41页 |
| 4.1.7 BPSK解码 | 第41-44页 |
| 4.1.8 解码仿真结果 | 第44-45页 |
| 4.2 CRC校验电路 | 第45页 |
| 4.3 奇偶校验模块电路 | 第45-46页 |
| 4.4 FIFO缓存模块电路 | 第46-49页 |
| 4.5 小结 | 第49-50页 |
| 第5章 读写器芯片测试与验证 | 第50-66页 |
| 5.1 读写器下位机程序设计 | 第50-56页 |
| 5.1.1 Type A卡的下位机程序 | 第51-55页 |
| 5.1.2 Type B卡的下位机程序 | 第55-56页 |
| 5.2 功能仿真 | 第56-59页 |
| 5.2.1 读写器芯片各个子模块的功能仿真 | 第56-57页 |
| 5.2.2 读写器芯片的整体功能仿真 | 第57-59页 |
| 5.3 读写器硬件的FPGA验证 | 第59-64页 |
| 5.4 射频天线的设计与配置 | 第64-65页 |
| 5.4.1 天线的原理与选择 | 第64页 |
| 5.4.2 天线的设计配置 | 第64-65页 |
| 本章小结 | 第65-66页 |
| 结论 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 致谢 | 第70页 |
