ETC系统中专用短程通信技术基带电路的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-18页 |
| 1.1 电子不停车收费系统背景 | 第14-16页 |
| 1.1.1 国内外ETC系统的研究现状 | 第14-16页 |
| 1.2 ETC系统介绍 | 第16-17页 |
| 1.2.1 系统结构 | 第16-17页 |
| 1.3 论文研究内容及结构 | 第17-18页 |
| 第二章 DSRC通信协议标准 | 第18-32页 |
| 2.1 DSRC通信协议介绍 | 第18-19页 |
| 2.2 DSRC协议标准的层次结构 | 第19-28页 |
| 2.2.1 物理层 | 第19-22页 |
| 2.2.2 数据链路层 | 第22-24页 |
| 2.2.3 数据链路层工作方式 | 第24-25页 |
| 2.2.4 MAC子层 | 第25-27页 |
| 2.2.5 LLC子层 | 第27-28页 |
| 2.3 DSRC通信协议功耗分析 | 第28-30页 |
| 2.3.1 数字电路的功耗 | 第28-29页 |
| 2.3.2 低功耗设计方法 | 第29-30页 |
| 2.4 本章小节 | 第30-32页 |
| 第三章 DSRC通信协议体系架构设计 | 第32-40页 |
| 3.1 DSRC通信协议数据帧结构 | 第32-34页 |
| 3.1.1 标志域 | 第33页 |
| 3.1.2 地址字段 | 第33页 |
| 3.1.3 控制域 | 第33页 |
| 3.1.4 信息域 | 第33-34页 |
| 3.1.5 帧校验域 | 第34页 |
| 3.2 DSRC通信协议电路设计 | 第34-39页 |
| 3.2.1 发送链路模块 | 第35-36页 |
| 3.2.2 接收链路模块 | 第36页 |
| 3.2.3 唤醒电路模块 | 第36-38页 |
| 3.2.4 FM0编解码电路模块 | 第38-39页 |
| 3.3 本章小结 | 第39-40页 |
| 第四章 基于DSRC通信协议基带电路设计 | 第40-70页 |
| 4.1 发送机模块设计 | 第40-50页 |
| 4.1.1 发送机缓存模块 | 第40-43页 |
| 4.1.2 CRC校验 | 第43-47页 |
| 4.1.3 插0模块和并/串转换 | 第47-49页 |
| 4.1.4 插入前导码和后导码 | 第49页 |
| 4.1.5 发送控制状态转移和低功耗设计 | 第49-50页 |
| 4.2 接收机模块设计 | 第50-53页 |
| 4.2.1 接收链路设计 | 第51-52页 |
| 4.2.2 接收机链路仿真 | 第52-53页 |
| 4.3 FM0编码和解码电路设计与实现 | 第53-57页 |
| 4.3.1 FM0码和NRZ码 | 第53页 |
| 4.3.2 数字通信电路中位同步 | 第53-54页 |
| 4.3.3 FM0编码电路设计 | 第54-55页 |
| 4.3.4 FM0解码电路设计 | 第55-57页 |
| 4.4 唤醒电路模块 | 第57-60页 |
| 4.4.1 唤醒电路模块设计 | 第59-60页 |
| 4.5 DSRC通信协议数字电路的实现 | 第60-67页 |
| 4.5.1 数字后端设计流程 | 第60-62页 |
| 4.5.2 DSRC后端版图 | 第62-67页 |
| 4.6 芯片性能分析 | 第67-68页 |
| 4.7 本章小结 | 第68-70页 |
| 第五章 总结与展望 | 第70-72页 |
| 5.1 全文总结 | 第70页 |
| 5.2 研究展望 | 第70-72页 |
| 参考文献 | 第72-74页 |
| 致谢 | 第74-76页 |
| 作者简介 | 第76-77页 |
