| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 研究背景和意义 | 第10-13页 |
| 1.2 基于GPU的H.264视频编码并行优化研究现状 | 第13-14页 |
| 1.3 论文研究的主要内容 | 第14页 |
| 1.4 论文章节安排 | 第14-16页 |
| 第二章 H.264视频编码原理及CUDA架构 | 第16-33页 |
| 2.1 H.264视频编码原理 | 第16-25页 |
| 2.1.1 帧内预测编码 | 第17-20页 |
| 2.1.2 帧间预测编码 | 第20-21页 |
| 2.1.3 DCT变换与量化 | 第21-23页 |
| 2.1.4 熵编码 | 第23-25页 |
| 2.2 CUDA架构 | 第25-32页 |
| 2.2.1 GPGPU概述 | 第25页 |
| 2.2.2 CUDA简介 | 第25页 |
| 2.2.3 CUDA硬件模型 | 第25-27页 |
| 2.2.4 CUDA编程模型 | 第27-29页 |
| 2.2.5 CUDA存储器模型 | 第29-31页 |
| 2.2.6 基于CUDA的H.264并行优化 | 第31-32页 |
| 2.3 本章小结 | 第32-33页 |
| 第三章 基于CUDA平台的H.264视频编码结构并行优化 | 第33-52页 |
| 3.1 H.264视频编码的CPU+GPU混合编程结构 | 第33页 |
| 3.2 帧内预测算法的GPU并行优化 | 第33-45页 |
| 3.2.1 帧内预测算法数据相关性分析 | 第33-35页 |
| 3.2.2 帧内预测并行算法——行波流水方法的设计与实现 | 第35-42页 |
| 3.2.3 帧内预测并行算法——整帧图像并行的方法设计与实现 | 第42-44页 |
| 3.2.4 两种并行算法的对比 | 第44-45页 |
| 3.3 熵编码过程的并行化 | 第45-50页 |
| 3.3.1 CAVLC熵编码过程中的数据相关性分析 | 第45-47页 |
| 3.3.2 CAVLC熵编码并行化模型 | 第47-49页 |
| 3.3.3 CAVLC熵编码码流合并的并行化实现 | 第49-50页 |
| 3.4 本章小结 | 第50-52页 |
| 第四章 H.264并行算法的程序优化 | 第52-56页 |
| 4.1 CUDA程序优化概述 | 第52-53页 |
| 4.1.1 内存密集型 | 第52页 |
| 4.1.2 指令密集型 | 第52-53页 |
| 4.1.3 延迟密集型 | 第53页 |
| 4.2 CUDA程序性能分析 | 第53-55页 |
| 4.2.1 CUDA profiler的使用 | 第53-54页 |
| 4.2.2 基于CUDA的编码器的程序性能分析与优化 | 第54-55页 |
| 4.3 本章小结 | 第55-56页 |
| 第五章 实验结果及分析 | 第56-62页 |
| 5.1 本文的软硬件环境以及视频序列信息 | 第56-57页 |
| 5.2 评价指标 | 第57-58页 |
| 5.3 基于CUDA的H.264视频编码器各个模块的性能分析 | 第58-60页 |
| 5.3.1 帧内预测模块并行性能 | 第58-59页 |
| 5.3.2 熵编码模块并行性能 | 第59-60页 |
| 5.4 基于CUDA的H.264视频编码器的整体性能 | 第60-61页 |
| 5.5 本章小结 | 第61-62页 |
| 第六章 总结与展望 | 第62-64页 |
| 参考文献 | 第64-67页 |
| 致谢 | 第67页 |
