| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-13页 |
| 1.1 课题来源及研究的背景与意义 | 第8-9页 |
| 1.2 国内外在该方向的研究现状及分析 | 第9-11页 |
| 1.3 本文研究内容 | 第11-13页 |
| 第二章 时间交织流水线ADC的系统结构与误差分析 | 第13-32页 |
| 2.1 流水线ADC电路的原理与系统结构 | 第13-24页 |
| 2.1.1 流水线ADC电路原理 | 第13-14页 |
| 2.1.2 流水线ADC中Sub_ADC电路结构 | 第14-16页 |
| 2.1.3 流水线ADC中MDAC电路结构 | 第16-22页 |
| 2.1.4 流水线ADC中级间延时校准电路结构 | 第22-24页 |
| 2.2 时间交织ADC的原理与结构 | 第24-26页 |
| 2.3 时间交织ADC误差分析 | 第26-31页 |
| 2.3.1 通道间的失调失配 | 第26-28页 |
| 2.3.2 通道间的增益失配 | 第28-29页 |
| 2.3.3 通道间的采样时刻失配 | 第29-31页 |
| 2.4 本章小结 | 第31-32页 |
| 第三章 时间交织ADC行为级建模与数字校正算法研究 | 第32-41页 |
| 3.1 流水线ADC行为级模型 | 第32-34页 |
| 3.2 时间交织流水线ADC校正方法 | 第34-40页 |
| 3.2.1 LMS自适应滤波校正算法设计 | 第35-37页 |
| 3.2.2 内插值滤波校正算法设计 | 第37-40页 |
| 3.3 本章小结 | 第40-41页 |
| 第四章 时间交织流水线ADC的电路设计与仿真验证 | 第41-59页 |
| 4.1 ADC主要子模块电路设计 | 第41-49页 |
| 4.1.1 1.5 位Sub_ADC电路的设计与仿真验证 | 第41-43页 |
| 4.1.2 1.5 位MDAC电路的设计与仿真验证 | 第43-45页 |
| 4.1.3 子流水级电路仿真 | 第45-47页 |
| 4.1.4 级间延迟校正模块的设计 | 第47-48页 |
| 4.1.5 多路选通电路的设计 | 第48-49页 |
| 4.2 ADC整体电路的仿真验证 | 第49-51页 |
| 4.3 LMS-FIR数字滤波校正电路的仿真验证 | 第51-58页 |
| 4.3.1 内插值滤波校正电路设计与仿真验证 | 第51-53页 |
| 4.3.2 LMS自适应滤波校正电路仿真验证 | 第53-58页 |
| 4.4 本章小结 | 第58-59页 |
| 第五章 时间交织流水线ADC版图设计 | 第59-64页 |
| 5.1 时间交织ADC模拟版图 | 第59-62页 |
| 5.2 数字校正算法数字版图 | 第62-63页 |
| 5.3 ADC整体版图 | 第63页 |
| 5.4 本章小结 | 第63-64页 |
| 结论 | 第64-65页 |
| 参考文献 | 第65-69页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第69-71页 |
| 致谢 | 第71页 |
