基于交替采样重组技术的便携式数字存储示波器的研究与实现
| 摘要 | 第2-3页 |
| Abstract | 第3页 |
| 第一章 绪论 | 第6-12页 |
| 1.1 设计背景 | 第6-10页 |
| 1.1.1 高速数据采集技术现状 | 第9-10页 |
| 1.1.2 国内外低端数字示波器现状 | 第10页 |
| 1.2 本论文主要设计内容及组织结构 | 第10-12页 |
| 第二章 系统的总体设计 | 第12-20页 |
| 2.1 示波器主要功能设计 | 第12-15页 |
| 2.1.1 数字存储示波器基本原理 | 第12-14页 |
| 2.1.2 嵌入式片上系统（SOC）特点 | 第14-15页 |
| 2.2 系统总体设计 | 第15-17页 |
| 2.2.1 硬件系统部分 | 第16页 |
| 2.2.2 交替采样重组技术实现部分 | 第16页 |
| 2.2.3 数字信号处理部分 | 第16-17页 |
| 2.2.4 人机交互部分 | 第17页 |
| 2.3 系统总体性能 | 第17-20页 |
| 2.3.1 硬件选择 | 第17页 |
| 2.3.2 软件工具 | 第17-18页 |
| 2.3.3 系统性能指标 | 第18-20页 |
| 第三章 交替采样重组技术 | 第20-24页 |
| 3.1 数据采集基本原理 | 第20-21页 |
| 3.2 传统模数转换控制方案 | 第21-22页 |
| 3.3 交替采样重组数据控制方案 | 第22-24页 |
| 第四章 硬件系统 | 第24-44页 |
| 4.1 电源管理 | 第24-29页 |
| 4.1.1 数字电源 | 第24-26页 |
| 4.1.2 FPGA内核电源 | 第26-27页 |
| 4.1.3 FPGA PLL电源 | 第27-29页 |
| 4.2 时钟管理 | 第29-30页 |
| 4.3 前端预处理 | 第30-38页 |
| 4.3.1 耦合方式选择 | 第31页 |
| 4.3.2 信号输入衰减电路 | 第31-32页 |
| 4.3.3 压控增益控制 | 第32-37页 |
| 4.3.4 触发电路 | 第37-38页 |
| 4.4 高速模数和数模转换 | 第38-44页 |
| 4.4.1 高速模数转换电路 | 第38-42页 |
| 4.4.2 高速数模转换电路 | 第42-44页 |
| 第五章 数字信号处理 | 第44-50页 |
| 5.1 ADC和DAC控制逻辑 | 第44-47页 |
| 5.1.1 ADC控制 | 第44-46页 |
| 5.1.2 DAC控制 | 第46-47页 |
| 5.2 RAM数据缓存 | 第47-48页 |
| 5.3 数据流前端加速处理 | 第48-50页 |
| 第六章 人机交互 | 第50-62页 |
| 6.1 LCD硬件电路 | 第50-52页 |
| 6.2 外接按键 | 第52页 |
| 6.3 SDRAM驱动 | 第52-56页 |
| 6.3.1 SDRAM硬件电路 | 第52-53页 |
| 6.3.2 SDRAM逻辑驱动 | 第53-56页 |
| 6.4 显示界面 | 第56-62页 |
| 第七章 总结与展望 | 第62-64页 |
| 参考文献 | 第64-66页 |
| 攻读学位期间的研究成果 | 第66-68页 |
| 致谢 | 第68-69页 |
