| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-14页 |
| 1.1 课题来源及研究目的和意义 | 第8-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.2.1 国外研究现状 | 第10-11页 |
| 1.2.2 国内研究现状 | 第11-12页 |
| 1.2.3 研究现状分析 | 第12页 |
| 1.3 本文研究内容 | 第12-14页 |
| 第2章 频率锁定环路的原理及系统设计 | 第14-34页 |
| 2.1 时钟数据恢复电路简介 | 第14-20页 |
| 2.1.1 CDR电路基本原理 | 第14-15页 |
| 2.1.2 CDR电路的常用结构 | 第15-19页 |
| 2.1.3 基于PLL的CDR的改进结构 | 第19-20页 |
| 2.2 频率锁定环路基本原理 | 第20-26页 |
| 2.2.1 鉴频鉴相器基本原理 | 第21-22页 |
| 2.2.2 电荷泵基本原理 | 第22页 |
| 2.2.3 低通滤波器基本原理 | 第22-24页 |
| 2.2.4 压控振荡器基本原理 | 第24-25页 |
| 2.2.5 分频器基本原理 | 第25-26页 |
| 2.3 频率锁定环路数学模型及参数设计 | 第26-30页 |
| 2.3.1 频率锁定环路数学模型 | 第26-28页 |
| 2.3.2 频率锁定环路的参数设计 | 第28-30页 |
| 2.4 频率锁定环路的Verilog-A建模及仿真 | 第30-33页 |
| 2.5 本章小结 | 第33-34页 |
| 第3章 频率锁定环路的电路设计 | 第34-53页 |
| 3.1 鉴频鉴相器的电路实现 | 第34-37页 |
| 3.1.1 传统的鉴频鉴相器电路结构 | 第34-35页 |
| 3.1.2 动态结构的鉴频鉴相器实现 | 第35-36页 |
| 3.1.3 鉴频鉴相器仿真结果 | 第36-37页 |
| 3.2 电荷泵的电路实现 | 第37-41页 |
| 3.2.1 传统的电荷泵电路 | 第37-38页 |
| 3.2.2 改进的电荷泵电路 | 第38-39页 |
| 3.2.3 基准电流产生电路 | 第39-41页 |
| 3.2.4 电荷泵仿真结果 | 第41页 |
| 3.3 压控振荡器的电路实现 | 第41-47页 |
| 3.3.1 传统的压控振荡器延迟单元 | 第41-43页 |
| 3.3.2 新型交叉耦合延迟单元 | 第43-46页 |
| 3.3.3 输出整形电路设计 | 第46页 |
| 3.3.4 压控振荡器仿真结果 | 第46-47页 |
| 3.4 分频器的电路实现 | 第47-50页 |
| 3.4.1 分频器的设计 | 第47-49页 |
| 3.4.2 分频器仿真结果 | 第49-50页 |
| 3.5 频率锁定环路整体仿真 | 第50-52页 |
| 3.6 本章小结 | 第52-53页 |
| 第4章 频率锁定环路版图设计 | 第53-60页 |
| 4.1 各模块的版图设计 | 第53-56页 |
| 4.1.1 鉴频鉴相器的版图设计 | 第53-54页 |
| 4.1.2 电荷泵的版图设计 | 第54页 |
| 4.1.3 压控振荡器的版图设计 | 第54-55页 |
| 4.1.4 分频器的版图设计 | 第55-56页 |
| 4.2 CDR整体版图设计 | 第56-57页 |
| 4.3 版图后仿真 | 第57-59页 |
| 4.4 本章小结 | 第59-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-65页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第65-67页 |
| 致谢 | 第67页 |