基于FPGA的硬件实时操作系统的设计与实现
| 摘要 | 第2-3页 |
| Abstract | 第3页 |
| 第一章 绪论 | 第6-10页 |
| 1.1 课题研究背景以及意义 | 第6-7页 |
| 1.2 HRTOS国内外研究现状 | 第7页 |
| 1.3 课题主要研究内容与论文结构 | 第7-10页 |
| 第二章 HRTOS整体设计 | 第10-18页 |
| 2.1 μC/OS-II系统介绍 | 第10-12页 |
| 2.1.1 μC/OS-II系统体系结构 | 第10-11页 |
| 2.1.2 μC/OS-II系统功能结构 | 第11-12页 |
| 2.2 Nios处理器 | 第12-13页 |
| 2.3 设计方案的提出及方案论证 | 第13页 |
| 2.4 HRTOS整体设计方案 | 第13-16页 |
| 2.5 本章小结 | 第16-18页 |
| 第三章 任务管理的硬件化设计 | 第18-30页 |
| 3.1 μC/OS-II任务管理原理 | 第18-20页 |
| 3.1.1 μC/OS-II任务 | 第18页 |
| 3.1.2 μC/OS-II任务管理机制 | 第18-20页 |
| 3.2 任务调度的硬件逻辑电路设计 | 第20-23页 |
| 3.3 任务调度部分相关函数修改 | 第23-26页 |
| 3.4 单元测试与分析 | 第26-29页 |
| 3.5 本章小结 | 第29-30页 |
| 第四章 任务同步与通信的硬件化设计 | 第30-68页 |
| 4.1 任务同步与通信相关知识 | 第30-33页 |
| 4.1.1 任务同步与通信介绍 | 第30页 |
| 4.1.2 任务等待表 | 第30-31页 |
| 4.1.3 事件控制块ECB | 第31-33页 |
| 4.2 信号量管理的硬件化设计 | 第33-44页 |
| 4.2.1 μC/OS-II信号量管理 | 第33-34页 |
| 4.2.2 信号量管理的硬件逻辑电路设计 | 第34-38页 |
| 4.2.3 信号量管理部分相关函数修改 | 第38-42页 |
| 4.2.4 单元测试分析 | 第42-44页 |
| 4.3 互斥型信号量管理的硬件化设计 | 第44-45页 |
| 4.3.1 μC/OS-II互斥型信号量管理 | 第44页 |
| 4.3.2 互斥型信号量管理的硬件逻辑电路设计 | 第44页 |
| 4.3.3 互斥型信号量管理部分相关函数修改 | 第44-45页 |
| 4.3.4 单元测试分析 | 第45页 |
| 4.4 消息邮箱的硬件化设计 | 第45-48页 |
| 4.4.1 μC/OS-II消息邮箱管理 | 第45-46页 |
| 4.4.2 消息邮箱管理的硬件逻辑电路设计 | 第46页 |
| 4.4.3 消息邮箱管理相关函数修改 | 第46页 |
| 4.4.4 单元测试分析 | 第46-48页 |
| 4.5 消息队列的硬件化设计 | 第48-52页 |
| 4.5.1 μC/OS-II消息队列管理 | 第48-49页 |
| 4.5.2 消息队列管理的硬件逻辑电路设计 | 第49页 |
| 4.5.3 消息队列管理相关函数修改 | 第49页 |
| 4.5.4 单元测试分析 | 第49-52页 |
| 4.6 信号量集的硬件化设计 | 第52-66页 |
| 4.6.1 μC/OS-II信号量集管理 | 第52-53页 |
| 4.6.2 信号量集管理的硬件逻辑电路设计 | 第53-58页 |
| 4.6.3 软件内核部分相关函数修改 | 第58-64页 |
| 4.6.4 单元测试 | 第64-66页 |
| 4.7 本章小结 | 第66-68页 |
| 第五章 HRTOS整体验证设计 | 第68-72页 |
| 第六章 总结 | 第72-74页 |
| 参考文献 | 第74-76页 |
| 攻读学位期间的研究成果 | 第76-78页 |
| 致谢 | 第78-82页 |
| 附录一 软件修改代码 | 第82-84页 |
| 附录二 硬件部分代码 | 第84-89页 |
