星地测控链路高精度时频同步关键技术与验证
| 摘要 | 第6-7页 |
| abstract | 第7-8页 |
| 第一章 绪论 | 第17-20页 |
| 1.1 研究背景与意义 | 第17-18页 |
| 1.2 研究内容与贡献 | 第18-19页 |
| 1.3 论文结构与安排 | 第19-20页 |
| 第二章 扩频通信技术综述 | 第20-27页 |
| 2.1 引言 | 第20页 |
| 2.2 扩频通信简介 | 第20-21页 |
| 2.2.1 扩频通信理论基础 | 第20-21页 |
| 2.2.2 扩频通信系统分类 | 第21页 |
| 2.3 直接序列扩频系统分析 | 第21-23页 |
| 2.4 扩频序列 | 第23-26页 |
| 2.4.1 二进制随机序列 | 第23-24页 |
| 2.4.2 m序列 | 第24-25页 |
| 2.4.3 GOLD序列 | 第25-26页 |
| 2.5 本章小结 | 第26-27页 |
| 第三章 星地测控链路时频同步需求分析 | 第27-37页 |
| 3.1 引言 | 第27页 |
| 3.2 星地测控通信系统 | 第27-28页 |
| 3.3 星地测控链路直接序列扩频信号时频同步难点 | 第28-36页 |
| 3.3.1 环境对电波传播的影响 | 第29-31页 |
| 3.3.2 飞行器高动态的特性 | 第31-32页 |
| 3.3.3 课题时频同步性能需求分析 | 第32-36页 |
| 3.4 本章小结 | 第36-37页 |
| 第四章 星地测控链路时频同步方案设计 | 第37-64页 |
| 4.1 引言 | 第37页 |
| 4.2 伪码捕获方案设计 | 第37-51页 |
| 4.2.1 伪码捕获基本模型 | 第37-42页 |
| 4.2.2 信号的累积 | 第42-46页 |
| 4.2.3 伪码捕获方案设计 | 第46-51页 |
| 4.3 位同步方案设计与性能分析 | 第51-53页 |
| 4.3.1 位同步数学模型 | 第51-52页 |
| 4.3.2 位同步流程与性能分析 | 第52-53页 |
| 4.4 伪码跟踪环路方案设计 | 第53-57页 |
| 4.4.1 伪码跟踪环路整体结构 | 第53-54页 |
| 4.4.2 码环鉴相 | 第54-55页 |
| 4.4.3 跟踪环路方案设计与流程 | 第55-56页 |
| 4.4.4 跟踪环路性能分析 | 第56-57页 |
| 4.5 残余频偏测量方案设计 | 第57-62页 |
| 4.5.1 锁相环原理 | 第58-59页 |
| 4.5.2 课题锁相环设计 | 第59-61页 |
| 4.5.3 锁相环性能分析 | 第61-62页 |
| 4.6 本章小结 | 第62-64页 |
| 第五章 星地测控链路时频同步方案实现 | 第64-93页 |
| 5.1 引言 | 第64页 |
| 5.2 FPGA开发与实现平台 | 第64-68页 |
| 5.2.1 FPGA开发 | 第64-66页 |
| 5.2.2 工程实现平台 | 第66-67页 |
| 5.2.3 时频同步验证整体结构 | 第67-68页 |
| 5.3 基于FFT的伪码快速捕获方案FPGA实现 | 第68-75页 |
| 5.3.1 频偏预补偿与数据缓存设计 | 第70-71页 |
| 5.3.2 FFT运算单元设计 | 第71-72页 |
| 5.3.3 本地伪码与接收信号相关子模块设计 | 第72-73页 |
| 5.3.4 IFFT运算单元设计 | 第73页 |
| 5.3.5 差分相干积分设计 | 第73-74页 |
| 5.3.6 累加与判决子模块设计 | 第74页 |
| 5.3.7 资源开销 | 第74-75页 |
| 5.4 位同步FPGA实现 | 第75-78页 |
| 5.4.1 数据累加子模块设计 | 第76-77页 |
| 5.4.2 位同步判决子模块设计 | 第77-78页 |
| 5.4.3 资源开销 | 第78页 |
| 5.5 伪码跟踪环路FPGA实现 | 第78-81页 |
| 5.5.1 数据处理模块设计 | 第79-80页 |
| 5.5.2 资源开销 | 第80-81页 |
| 5.6 频率偏移测量模块FPGA实现 | 第81-83页 |
| 5.6.1 鉴相与二阶环路滤波子模块设计 | 第81-82页 |
| 5.6.2 频差计算与一阶环路滤波子模块设计 | 第82-83页 |
| 5.6.3 资源开销 | 第83页 |
| 5.7 测试与分析 | 第83-92页 |
| 5.7.1 测试条件 | 第84-86页 |
| 5.7.2 捕获测试 | 第86-90页 |
| 5.7.3 位同步测试 | 第90-91页 |
| 5.7.4 伪码跟踪环路测试 | 第91页 |
| 5.7.5 锁相环测试 | 第91-92页 |
| 5.8 本章小结 | 第92-93页 |
| 第六章 总结 | 第93-95页 |
| 6.1 论文总结 | 第93页 |
| 6.2 下一步工作展望 | 第93-95页 |
| 致谢 | 第95-96页 |
| 参考文献 | 第96-99页 |
| 个人简历 | 第99-100页 |
| 攻读硕士学位期间的研究成果 | 第100-101页 |
