| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 课题研究的背景和意义 | 第11-12页 |
| 1.2 国内外研究历史与现状 | 第12-14页 |
| 1.2.1 VPX系统控制器发展现状 | 第12页 |
| 1.2.2 VPX总线系统研究现状 | 第12-14页 |
| 1.3 论文主要内容 | 第14-15页 |
| 1.4 章节目录安排 | 第15-17页 |
| 第二章 系统控制器总体方案设计 | 第17-26页 |
| 2.1 需求分析 | 第17-19页 |
| 2.2 硬件总体方案 | 第19-21页 |
| 2.3 软件总体方案 | 第21-23页 |
| 2.4 高速串行总线分析 | 第23-25页 |
| 2.4.1 PCI Express技术分析 | 第23-24页 |
| 2.4.2 串行Rapid IO技术分析 | 第24-25页 |
| 2.4.3 Gigabit Ethernet(GbE)技术分析 | 第25页 |
| 2.5 本章小结 | 第25-26页 |
| 第三章 基于VPX总线的系统控制器硬件设计 | 第26-47页 |
| 3.1 CPU及存储单元设计 | 第26-33页 |
| 3.1.1 中央处理器 | 第26-30页 |
| 3.1.2 存储器 | 第30-33页 |
| 3.2 时钟及供电设计 | 第33-37页 |
| 3.2.1 时钟电路设计 | 第33-35页 |
| 3.2.2 电源模块 | 第35-37页 |
| 3.3 功能性外设设计 | 第37-43页 |
| 3.3.1 复位和启动控制模块 | 第37-40页 |
| 3.3.2 高速串行接口电路设计 | 第40-41页 |
| 3.3.3 高速连接器接口模块 | 第41-43页 |
| 3.3.4 槽位识别及系统管理接口电路设计 | 第43页 |
| 3.4 扩展接口设计 | 第43-46页 |
| 3.4.1 USB总线接口电路设计 | 第43-44页 |
| 3.4.2 低速串行接口电路设计 | 第44-46页 |
| 3.5 本章小结 | 第46-47页 |
| 第四章 基于VPX总线的系统控制器软件设计实现 | 第47-64页 |
| 4.1 U-Boot移植 | 第47-50页 |
| 4.1.1 启动流程分析 | 第47-49页 |
| 4.1.2 U-Boot移植过程概述 | 第49-50页 |
| 4.2 Linux内核移植 | 第50-51页 |
| 4.3 热备份功能设计 | 第51-57页 |
| 4.3.1 板卡识别单元设计 | 第51-52页 |
| 4.3.2 业务备份单元设计 | 第52-53页 |
| 4.3.3 主备切换单元设计 | 第53-55页 |
| 4.3.4 封装类设计 | 第55-57页 |
| 4.4 热备份功能的实现 | 第57-63页 |
| 4.4.1 板卡识别单元实现 | 第57-58页 |
| 4.4.2 业务备份单元实现 | 第58-61页 |
| 4.4.3 主备切换单元实现 | 第61-63页 |
| 4.5 本章小结 | 第63-64页 |
| 第五章 PCIe交换在系统控制器上的具体配置与实现 | 第64-75页 |
| 5.1 PCIe在具体芯片上的配置与实现 | 第64-67页 |
| 5.1.1 PCIe的框架体系 | 第64-66页 |
| 5.1.2 PCIe在P2041上的实现 | 第66-67页 |
| 5.1.3 PCIe在FPGA上的实现 | 第67页 |
| 5.2 PCIe交换结构的实现 | 第67-74页 |
| 5.2.1 PCIe交换芯片的配置 | 第67-71页 |
| 5.2.2 PCIe接口软件初始化 | 第71-74页 |
| 5.3 本章小结 | 第74-75页 |
| 第六章 系统测试 | 第75-88页 |
| 6.1 硬件电路及操作系统测试 | 第75-77页 |
| 6.2 千兆以太网测试 | 第77-79页 |
| 6.3 PCIe总线设备挂载及通信测试 | 第79-84页 |
| 6.4 热备份心跳检测程序测试 | 第84-87页 |
| 6.5 本章小结 | 第87-88页 |
| 第七章 全文总结与展望 | 第88-89页 |
| 7.1 全文总结 | 第88页 |
| 7.2 后续工作展望 | 第88-89页 |
| 致谢 | 第89-90页 |
| 参考文献 | 第90-92页 |
| 攻读硕士学位期间取得的成果 | 第92-93页 |