基于CPCI的双CPU冗余备份系统设计
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-18页 |
| ·课题来源 | 第9页 |
| ·课题研究的背景及意义 | 第9-11页 |
| ·相关领域国内外研究现状 | 第11-16页 |
| ·国外研究现状 | 第11-12页 |
| ·国内研究现状 | 第12-13页 |
| ·主要发展方向 | 第13-15页 |
| ·需要解决的问题 | 第15-16页 |
| ·本文主要研究工作及结构 | 第16-18页 |
| ·本文研究的主要内容 | 第16-17页 |
| ·本文结构安排 | 第17-18页 |
| 第2章 容错、冗余关键技术研究 | 第18-28页 |
| ·高可用性模型分析 | 第18-26页 |
| ·高可用性概念 | 第18-19页 |
| ·提高可用性方法 | 第19-21页 |
| ·系统结构与可用性关系 | 第21-24页 |
| ·高可用性模型分析 | 第24-26页 |
| ·容错关键技术 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第3章 双 CPU 冗余备份技术 | 第28-32页 |
| ·双 CPU 备份概念 | 第28页 |
| ·双 CPU 备份系统结构和类型 | 第28-30页 |
| ·双 CPU 备份系统的改进 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第4章 双 CPU 冗余备份系统设计与实现 | 第32-57页 |
| ·系统软硬件平台 | 第32-35页 |
| ·CPCI 总线概述 | 第32-33页 |
| ·VxWorks 实时操作系统概述 | 第33-35页 |
| ·系统整体结构 | 第35-36页 |
| ·系统硬件模块设计 | 第36-39页 |
| ·工业 CPCI 接口机箱 | 第36-37页 |
| ·CPU 板卡 | 第37-38页 |
| ·CAN 通信板卡 | 第38页 |
| ·反射内存卡 | 第38-39页 |
| ·系统 CPCI 桥设计 | 第39-47页 |
| ·总线切换模块电路设计 | 第40页 |
| ·第三方仲裁模块电路设计 | 第40-41页 |
| ·CPCI 桥整体电路 | 第41-42页 |
| ·第三方仲裁模块逻辑设计 | 第42-47页 |
| ·驱动动态加载设计 | 第47-54页 |
| ·VxWorks PCI 设备管理 | 第48页 |
| ·驱动动态加载原理 | 第48-51页 |
| ·CAN 卡驱动程序设计 | 第51-54页 |
| ·系统故障检测设计 | 第54页 |
| ·系统主从切换设计 | 第54-55页 |
| ·本章小结 | 第55-57页 |
| 第5章 系统性能测试 | 第57-61页 |
| ·系统测试流程 | 第57-58页 |
| ·系统组成 | 第57页 |
| ·测试参数设置 | 第57-58页 |
| ·测试内容 | 第58-60页 |
| ·网络稳定性 | 第58-59页 |
| ·网络负载性能测试 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 第6章 总结与展望 | 第61-63页 |
| ·本文工作总结 | 第61页 |
| ·后续工作展望 | 第61-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-65页 |
