| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| ·课题背景 | 第9页 |
| ·国内外研究现状 | 第9-11页 |
| ·课题来源及研究意义 | 第11页 |
| ·论文所作的工作 | 第11-13页 |
| 第二章 基于 FPGA 的高速可编程控制器实现相关技术 | 第13-24页 |
| ·基于 FPGA 的高速可编程控制器实现相关技术基础 | 第13-19页 |
| ·IEC 61131-3 编程语言 | 第13-14页 |
| ·梯形图编程语言 | 第14-16页 |
| ·FPGA 技术概述 | 第16-18页 |
| ·VHDL 语言概述 | 第18-19页 |
| ·梯形图到文本语言的转换 | 第19-21页 |
| ·梯形图中的依赖关系 | 第21-23页 |
| ·控制依赖 | 第21-22页 |
| ·数据依赖 | 第22-23页 |
| ·梯级并行编译理论 | 第23页 |
| ·本章小结 | 第23-24页 |
| 第三章 梯形图转 VHDL 程序算法设计 | 第24-36页 |
| ·梯形图转 VHDL 架构 | 第24-25页 |
| ·预处理器算法设计 | 第25-31页 |
| ·图论基础 | 第25页 |
| ·梯形图的拓扑图表示(AOV 图) | 第25-26页 |
| ·相关定义 | 第26-28页 |
| ·控制依赖分析算法设计 | 第28-29页 |
| ·梯级拆分算法设计与分析 | 第29-31页 |
| ·转换器算法设计 | 第31-34页 |
| ·补层算法设计 | 第31-33页 |
| ·梯形图转逻辑表达式算法设计 | 第33-34页 |
| ·VHDL 架构生成器设计 | 第34-35页 |
| ·本章小结 | 第35-36页 |
| 第四章 梯形图转 VHDL 逻辑表达式算法实现 | 第36-56页 |
| ·算法总体框架 | 第36-37页 |
| ·预处理器算法实现 | 第37-44页 |
| ·将梯形图转换成 AOV 图算法实现 | 第37-42页 |
| ·梯级拆分算法实现 | 第42-44页 |
| ·转换器算法实现 | 第44-48页 |
| ·梯级补层算法实现 | 第44-46页 |
| ·将梯级翻译成 VHDL 逻辑表达式算法实现 | 第46-48页 |
| ·梯形图转并行 VHDL 软件实现 | 第48-54页 |
| ·平台概述 | 第48-51页 |
| ·与 Quartus 开发环境的交互 | 第51-53页 |
| ·编译器框架结构 | 第53-54页 |
| ·本章小结 | 第54-56页 |
| 第五章 典型应用范例 | 第56-63页 |
| 第六章 结论及展望 | 第63-65页 |
| ·工作总结 | 第63页 |
| ·进一步的工作 | 第63-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-71页 |
| 在读期间发表的学术论文及参加的科研项目 | 第71页 |
| 图附录 | 第71-75页 |
| 详细摘要 | 第75-78页 |