正交空时分组码的FPGA设计与实现

摘要	第1-7页
ABSTRACT	第7-11页
第1章 绪论	第11-14页
·课题研究的背景及意义	第11-12页
·空时编码研究现状	第12-13页
·本文的主要内容与章节安排	第13-14页
第2章 衰落信道及其模型分析	第14-24页
·衰落信道的特性及其分类	第14-18页
·瑞利衰落信道的建模	第18-24页
·参考信道模型分析	第18-20页
·Jakes信道模型分析	第20-24页
第3章 空时分组码技术	第24-35页
·空时编码系统	第24-25页
·空时分组码的原理	第25-32页
·Alamouti空时分组码	第25-28页
·广义正交空时分组码	第28-32页
·瑞利信道下的STBC性能仿真	第32-35页
·不同调制方式下的性能比较	第32-33页
·不同编码方案下的性能比较	第33-35页
第4章 平坦瑞利衰落信道的FPGA实现	第35-44页
·平坦瑞利衰落信道的硬件实现	第35-44页
·Jakes信道模拟器的改进与实现	第35-42页
·多路独立同分布的平坦瑞利衰落信道的产生	第42-44页
第5章 正交空时分组码的FPGA实现	第44-65页
·交空时分组码的硬件实现	第44-65页
·空时分组码编码器的实现	第44-52页
·空时分组码译码器的实现	第52-65页
第6章 平坦瑞利衰落信道下空时分组码的性能分析	第65-77页
·系统测试方案	第65-66页
·正交空时分组码的性能分析比较	第66-77页
结论	第77-79页
参考文献	第79-82页
致谢	第82-83页
研究生履历	第83页