电子式互感器合并单元的研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第一章 绪论 | 第9-14页 |
| ·引言 | 第9页 |
| ·电子式互感器简介 | 第9-10页 |
| ·电子式互感器的分类 | 第9-10页 |
| ·电子式互感器的优点 | 第10页 |
| ·IEC61850 标准简介 | 第10-12页 |
| ·IEC61850 标准体系结构 | 第11页 |
| ·IEC61850 技术特点分析 | 第11-12页 |
| ·合并单元的研究现状 | 第12页 |
| ·合并单元的研究意义 | 第12-13页 |
| ·本文的内容及工作 | 第13-14页 |
| 第二章 合并单元的分析 | 第14-19页 |
| ·合并单元的定义 | 第14页 |
| ·三种规约标准的特点及比较 | 第14-15页 |
| ·合并单元的通信特点 | 第15页 |
| ·合并单元的功能及结构 | 第15-18页 |
| ·数据接收模块 | 第16-17页 |
| ·数据处理模块 | 第17页 |
| ·数据输出模块 | 第17-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 合并单元的数据接收模块 | 第19-33页 |
| ·FPGA 的应用 | 第19-21页 |
| ·FPGA 介绍 | 第19-20页 |
| ·VHDL 硬件描述语言 | 第20页 |
| ·FPGA 的逻辑设计方法 | 第20-21页 |
| ·曼彻斯特码解码 | 第21-24页 |
| ·曼彻斯特码的特点 | 第21-22页 |
| ·采样点的判别 | 第22-23页 |
| ·解码电路的分析 | 第23-24页 |
| ·循环冗余码 CRC 校验 | 第24-25页 |
| ·工作原理 | 第24页 |
| ·CRC 校验电路的设计 | 第24-25页 |
| ·数据排序模块 FIFO | 第25-27页 |
| ·数据同步 | 第27-31页 |
| ·解决同步问题的方法 | 第28-29页 |
| ·合并单元同步功能的实现 | 第29-31页 |
| ·本章小结 | 第31-33页 |
| 第四章 合并单元数据处理和输出模块 | 第33-37页 |
| ·DSP 概述 | 第33-34页 |
| ·数字滤波器 | 第34页 |
| ·相位补偿 | 第34-35页 |
| ·数据输出模块 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 第五章 合并单元工程应用 | 第37-49页 |
| ·合并单元的电源 | 第37-38页 |
| ·合并单元开入开出信号 | 第38-47页 |
| ·母线合并单元 | 第38-45页 |
| ·线路变压器合并单元 | 第45-47页 |
| ·合并单元组网设计 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第六章 结论 | 第49-50页 |
| 参考文献 | 第50-51页 |
| 致谢 | 第51-52页 |
| 附件 | 第52页 |
