一款FPGA中可编程逻辑单元的研究与设计
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪言 | 第8-12页 |
| ·现场可编程门阵列（FPGA）概述 | 第8-9页 |
| ·国内外FPGA设计现状 | 第9页 |
| ·研究设计目的 | 第9-11页 |
| ·论文写作安排 | 第11-12页 |
| 第二章 可编程逻辑单元的架构分析设计 | 第12-28页 |
| ·架构分析设计概述 | 第12页 |
| ·LUT输入端数量与面积速度的关系 | 第12-16页 |
| ·现有LUT输入数与面积的关系 | 第14-15页 |
| ·现有LUT输入数量与速度的关系 | 第15-16页 |
| ·簇结构的研究与设计 | 第16-20页 |
| ·簇尺寸与速度面积的关系 | 第17-18页 |
| ·利用CAD工具实验法寻找最优簇尺寸 | 第18-20页 |
| ·基于簇结构的逻辑单元块的改进 | 第20-26页 |
| ·对于簇结构改进结构的分析与设计 | 第20-25页 |
| ·实验法测试改进结构的面积利用率 | 第25-26页 |
| ·本章小结 | 第26-28页 |
| 第三章 簇结构内部可编程逻辑单元中各模块的设计 | 第28-60页 |
| ·可编程逻辑单元概述 | 第28页 |
| ·查找表结构设计 | 第28-36页 |
| ·读写译码电路的设计 | 第29-34页 |
| ·写译码电路设计 | 第30-31页 |
| ·写译码缓冲电路 | 第31-32页 |
| ·读译码电路设计 | 第32-34页 |
| ·存储单元的设计 | 第34-36页 |
| ·互补信号产生电路设计 | 第36页 |
| ·动态可重配置寄存器电路设计 | 第36-40页 |
| ·快速进位链结构的设计 | 第40-47页 |
| ·快速进位链加法功能实现电路设计 | 第40-46页 |
| ·进位链快速乘法实现电路设计 | 第46-47页 |
| ·附加内部功能实现电路设计 | 第47-55页 |
| ·分布式存储器设计 | 第47-50页 |
| ·移位寄存器设计 | 第50-52页 |
| ·控制信号产生电路设计 | 第52-55页 |
| ·小脉冲信号的产生 | 第52-55页 |
| ·控制电路小结 | 第55页 |
| ·附加外部逻辑实现电路设计 | 第55-57页 |
| ·SOP（积之和）结构设计 | 第55-56页 |
| ·级联函数发生器的设计 | 第56-57页 |
| ·SLICE结构总图设计 | 第57-58页 |
| ·本章小结 | 第58-60页 |
| 第四章 电路的仿真验证 | 第60-76页 |
| ·仿真验证方案设计 | 第60-61页 |
| ·逻辑功能仿真波形及验证结果 | 第61-69页 |
| ·CPLD模式下逻辑功能仿真验证 | 第62页 |
| ·LUT模式下逻辑功能仿真验证 | 第62-67页 |
| ·验证LUT实现ROM的功能 | 第63-64页 |
| ·验证LUT实现RAM功能 | 第64-66页 |
| ·验证LUT实现SRL功能 | 第66-67页 |
| ·验证进位链功能 | 第67-68页 |
| ·验证可配置寄存器功能 | 第68-69页 |
| ·电路时序性能仿真结果 | 第69-74页 |
| ·LUT配置成函数发生器时的传输延时参数 | 第71-73页 |
| ·LUT配置成分布式存储器时的传输延时参数 | 第73页 |
| ·LUT配置成移位寄存器时的传输延时参数 | 第73-74页 |
| ·本章小结 | 第74-76页 |
| 第五章 全芯片仿真测试 | 第76-82页 |
| ·复杂移位寄存器的仿真验证 | 第77-78页 |
| ·乘法功能的仿真验证 | 第78-80页 |
| ·独热码计数功能的仿真验证 | 第80-81页 |
| ·本章小结 | 第81-82页 |
| 第六章 总结与展望 | 第82-84页 |
| 致谢 | 第84-86页 |
| 参考文献 | 第86-88页 |
| 附录 | 第88-90页 |
| 附录A | 第88-90页 |
| 研究成果 | 第90-91页 |
