| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 第一章 引言 | 第10-18页 |
| ·无线电波传输理论 | 第10-11页 |
| ·传播理论 | 第10页 |
| ·无线电波的传播方式 | 第10页 |
| ·传播特点 | 第10-11页 |
| ·跳频通信概述 | 第11-12页 |
| ·跳频通信的应用 | 第12-13页 |
| ·军用中的跳频应用 | 第12页 |
| ·民用中的跳频应用 | 第12-13页 |
| ·跳频通信系统的主要技术指标 | 第13-16页 |
| ·频谱范围 | 第13页 |
| ·信道间隔 | 第13页 |
| ·调制方式 | 第13页 |
| ·跳频带宽 | 第13页 |
| ·跳频频率数目 | 第13-14页 |
| ·跳频处理增益 | 第14页 |
| ·跳频速率 | 第14页 |
| ·跳频周期 | 第14页 |
| ·初始同步时间 | 第14-15页 |
| ·迟入网时间 | 第15页 |
| ·同步概率 | 第15页 |
| ·跳频序列周期 | 第15页 |
| ·组网方式 | 第15-16页 |
| ·软件无线电概述 | 第16-17页 |
| ·软件无线电介绍 | 第16页 |
| ·典型SDR结构 | 第16-17页 |
| ·论文结构安排 | 第17-18页 |
| 第二章 跳频频谱分析系统的架构设计 | 第18-29页 |
| ·系统的整体架构设计 | 第18页 |
| ·系统的整体架构图 | 第18页 |
| ·系统的整体架构图说明 | 第18页 |
| ·FPGA端的架构设计 | 第18-22页 |
| ·可编程逻辑基本设计原则 | 第18-19页 |
| ·FPGA端的架构图 | 第19页 |
| ·FPGA端架构图说明 | 第19页 |
| ·FPGA端整体时序设计 | 第19-20页 |
| ·CPLD与FPGA的差别 | 第20-21页 |
| ·CPLD和FPGA的特点 | 第21-22页 |
| ·DSP端的架构设计 | 第22页 |
| ·DSP端架构图 | 第22页 |
| ·DSP端架构图说明 | 第22页 |
| ·系统的硬件的选择 | 第22-29页 |
| ·TI公司数字信号处理器TMS320VC5510 | 第22-24页 |
| ·Alter公司FPGA cyclone系列EP2C35F484C8 | 第24-25页 |
| ·MCU | 第25-26页 |
| ·A/D与D/A | 第26-29页 |
| 第三章 跳频频谱分析系统模块设计 | 第29-43页 |
| ·512阶抽取滤波器模块的设计 | 第29-33页 |
| ·FIR滤波器原理 | 第29页 |
| ·信号抽取滤波原理 | 第29-30页 |
| ·抽取滤波器模块的实现 | 第30-33页 |
| ·四分之一重叠滑窗模块的设计 | 第33-34页 |
| ·FFT模块的设计 | 第34-38页 |
| ·快速傅立叶变换概述 | 第34-35页 |
| ·IP核介绍 | 第35-36页 |
| ·FFT的IP核实现 | 第36-38页 |
| ·跳频同步模块的设计 | 第38-43页 |
| ·跳频同步的基本原理 | 第38-40页 |
| ·跳频同步的基本算法 | 第40-43页 |
| 第四章 跳频频谱分析系统的实现 | 第43-62页 |
| ·TI DSP/BIOS实现 | 第43-55页 |
| ·TI DSP/BIOS概述 | 第43-44页 |
| ·TI DSP/BIOS开发流程 | 第44页 |
| ·TI DSP/BIOS四种线程调度方式 | 第44-45页 |
| ·线程间的基本使用原则 | 第45-49页 |
| ·跳频频谱分析系统的DSP/BIOS实现 | 第49-55页 |
| ·重要子模块的实现 | 第55-57页 |
| ·变频数据的产生 | 第55页 |
| ·门限值的计算 | 第55-56页 |
| ·偏移量的计算 | 第56-57页 |
| ·结果分析 | 第57-60页 |
| ·流程图及说明 | 第57-58页 |
| ·跳频频谱系统结果分析 | 第58-60页 |
| ·硬件错误排查指南 | 第60-62页 |
| ·报错信息:CANNOT DETECT TARGET POWER | 第60页 |
| ·报错信息:CANNOT INITIALIZE THE TARGET | 第60页 |
| ·报错信息:Processor access timeout | 第60页 |
| ·调试器窗口中显示全0或全1 | 第60-61页 |
| ·调试窗口中重复显示相同的比特模式 | 第61页 |
| ·当应该出现特定的数据时,调试器窗口中显示随机的比特模式 | 第61页 |
| ·报错信息:Can’t Initialize Target CPU:SC_ERR_CTL_CBL_BREAK_NEAR<-182> | 第61页 |
| ·报错信息:Can’t Initialize Target CPU:SC_ERR_CTL_CBL_BREAK FAR<-183> | 第61页 |
| ·报错信息:Can’t Initialize Target CPU:SC_ERR_NO_TRG_POWER<-180> | 第61-62页 |
| 第五章 跳频频谱分析系统的优化 | 第62-70页 |
| ·获得最佳性能的代码开发流程 | 第62-65页 |
| ·使用优化器 | 第65-66页 |
| ·C和汇编混合时的优化考虑 | 第66-68页 |
| ·循环代码不能软件流水的原因 | 第68-69页 |
| ·差的循环结构 | 第68页 |
| ·循环中包含调用 | 第68页 |
| ·太大的循环 | 第68页 |
| ·寄存器不平衡 | 第68-69页 |
| ·优化的方法总结 | 第69-70页 |
| 第六章 总结与展望 | 第70-71页 |
| 参考文献 | 第71-73页 |
| 致谢 | 第73-74页 |
| 作者攻读学位期间发表的学术论文目录 | 第74页 |
