| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-13页 |
| ·课题背景及来源 | 第8页 |
| ·FPGA技术在雷达中的应用 | 第8-10页 |
| ·CAN总线技术在雷达中的应用 | 第10-11页 |
| ·本课题主要内容 | 第11-13页 |
| 第2章 某雷达信号处理系统结构 | 第13-20页 |
| ·某雷达信号处理系统硬件组成 | 第13-14页 |
| ·信号处理板结构及信号处理流程 | 第14-16页 |
| ·伺服控制板结构及资源介绍 | 第16-18页 |
| ·控制板硬件结构 | 第16页 |
| ·Virtex系列FPGA简介 | 第16-17页 |
| ·TigerSHARC T5101 简介 | 第17-18页 |
| ·其他板上资源 | 第18页 |
| ·控制时序设计要求及解决方案 | 第18-19页 |
| ·本章小结 | 第19-20页 |
| 第3章 基于FPGA技术的雷达控制时序产生 | 第20-38页 |
| ·伺服系统工作模式及其切换 | 第20-23页 |
| ·伺服控制器工作过程 | 第20-21页 |
| ·各工作周期控制器工作流程 | 第21-23页 |
| ·FPGA开发流程及模块设计 | 第23-27页 |
| ·FPGA设计流程及模块化设计思想 | 第23-24页 |
| ·控制时序顶层程序模块的设计 | 第24-27页 |
| ·状态控制模块设计及ModelSim仿真实现 | 第27-33页 |
| ·时钟管理模块 | 第27-28页 |
| ·状态转换模块 | 第28-31页 |
| ·数据交换模块 | 第31-33页 |
| ·基于DDS技术的伺服控制信号产生模块 | 第33-36页 |
| ·DDS技术简介 | 第33-35页 |
| ·伺服控制信号产生模块设计 | 第35-36页 |
| ·各模块布局布线后仿真及下载验证 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第4章 CAN总线在伺服控制器中的应用 | 第38-49页 |
| ·CAN总线概述 | 第38-39页 |
| ·CAN总线的FPGA工程设计 | 第39-40页 |
| ·CAN总线控制器SJA1000 应用及工程实现 | 第40-46页 |
| ·SJA1000 读写时序设计及Modelsim时序仿真 | 第40-42页 |
| ·CAN总线控制器SJA1000 初始化 | 第42-43页 |
| ·CAN总线控制器SJA1000 的发送 | 第43-44页 |
| ·CAN总线控制器SJA1000 的接收 | 第44-46页 |
| ·伺服控制系统与PC通信的实现 | 第46-48页 |
| ·CAN-USB总线转换器K-7120 简介 | 第46页 |
| ·CAN总线与PC通信测试 | 第46-48页 |
| ·本章小结 | 第48-49页 |
| 第5章 伺服控制流程演示界面开发 | 第49-54页 |
| ·伺服控制流程演示设计 | 第49页 |
| ·控制流程演示界面 | 第49-51页 |
| ·Visual C++编程实现演示界面 | 第51-53页 |
| ·Visual C++下基于对话框的MFC应用程序编程 | 第51-52页 |
| ·动态链接库的调用 | 第52-53页 |
| ·本章小结 | 第53-54页 |
| 结论 | 第54-55页 |
| 参考文献 | 第55-59页 |
| 致谢 | 第59页 |