基于高性能DSP的捷联信息处理硬件平台设计与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-17页 |
| ·惯性导航技术的发展概况 | 第10-11页 |
| ·光纤陀螺的国内外发展及应用 | 第11-14页 |
| ·DSP的发展应用 | 第14-15页 |
| ·论文研究的背景意义和主要工作 | 第15-17页 |
| 第2章 平台的理论基础和整体结构设计 | 第17-26页 |
| ·光纤陀螺仪原理 | 第17-20页 |
| ·捷联系统的算法原理 | 第20-22页 |
| ·光纤陀螺捷联导航系统的组成 | 第22-23页 |
| ·捷联信息处理硬件平台的需求分析和整体结构设计 | 第23-25页 |
| ·本章小结 | 第25-26页 |
| 第3章 平台的硬件电路设计 | 第26-58页 |
| ·主要芯片的选型 | 第26-28页 |
| ·DSP芯片选型理由 | 第26-27页 |
| ·TMS320C67138的结构特点 | 第27-28页 |
| ·XC2S50的资源特点 | 第28页 |
| ·DSP外围电路设计 | 第28-36页 |
| ·电源管理电路 | 第29-30页 |
| ·复位电路 | 第30-31页 |
| ·时钟及PLL滤波电路 | 第31-32页 |
| ·存储器设计 | 第32-35页 |
| ·I~2C总线接口电路 | 第35-36页 |
| ·系统 DSP工作模式配置 | 第36页 |
| ·陀螺数据采集电路设计 | 第36-45页 |
| ·数据传输协议和采集方案设计 | 第37-39页 |
| ·接口电路和功能模块设计 | 第39-40页 |
| ·数据的采样和串并转换实现 | 第40-42页 |
| ·有效数据的提取控制 | 第42-45页 |
| ·加速度计信号采集电路设计 | 第45-52页 |
| ·加速度计信号采集方案设计 | 第45-46页 |
| ·接口电路的 FPGA实现 | 第46-49页 |
| ·加速度计信号采集电路的电阻网络分析 | 第49-52页 |
| ·硬件平台的电磁兼容性设计 | 第52-56页 |
| ·电磁兼容性 | 第52-53页 |
| ·提高平台电磁兼容性的具体措施 | 第53-56页 |
| ·本章小结 | 第56-58页 |
| 第4章 平台的底层软件设计 | 第58-79页 |
| ·DSP软件开发环境 | 第58-60页 |
| ·CCS功能特点 | 第58-59页 |
| ·CSL特点和配置 | 第59-60页 |
| ·平台的控制程序流程 | 第60-62页 |
| ·中断服务程序设计 | 第62-63页 |
| ·初始化参数读写程序设计 | 第63-68页 |
| ·设计实现基础与配置 | 第63-66页 |
| ·参数读写程序设计实现 | 第66-68页 |
| ·异步串行通信程序设计 | 第68-74页 |
| ·设计基础 | 第69-70页 |
| ·程序设计实现 | 第70-74页 |
| ·系统自启动程序设计 | 第74-78页 |
| ·二级 Boot程序设计 | 第74-76页 |
| ·对 Flash的编程和烧写实现 | 第76-78页 |
| ·本章小结 | 第78-79页 |
| 第5章 平台的测试、调试与分析 | 第79-89页 |
| ·平台电路板的硬件参数测试 | 第79-80页 |
| ·平台的调试与分析 | 第80-84页 |
| ·DSP不能进入硬件仿真器的问题 | 第80-81页 |
| ·二级 BootLoader不成功问题 | 第81-82页 |
| ·I~2C总线无应答信号问题 | 第82-83页 |
| ·陀螺数据接收误码的问题 | 第83-84页 |
| ·实验数据分析 | 第84-87页 |
| ·本章小结 | 第87-89页 |
| 结论 | 第89-90页 |
| 参考文献 | 第90-94页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第94-95页 |
| 致谢 | 第95页 |
