干扰信号产生电路设计与实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 1. 引言 | 第7-9页 |
| ·课题背景及意义 | 第7-8页 |
| ·课题研究的主要内容 | 第8页 |
| ·论文组织结构 | 第8-9页 |
| 2. 系统设计 | 第9-22页 |
| ·系统设计框架 | 第9-10页 |
| ·FPGA的基本结构 | 第10-11页 |
| ·FPGA的设计流程 | 第11-13页 |
| ·芯片的介绍 | 第13-17页 |
| ·EP20K400EBC652-1 | 第13-15页 |
| ·IDT72V36100 | 第15-16页 |
| ·M27C4001 | 第16页 |
| ·DA9762 | 第16-17页 |
| ·电源设计 | 第17-19页 |
| ·JTAG的介绍 | 第19-22页 |
| 3. 调频信号产生电路的设计与实现 | 第22-37页 |
| ·DDS原理 | 第22-25页 |
| ·DDS的概念 | 第22页 |
| ·直接数字频率合成(DDS)的工作原理 | 第22-25页 |
| ·调频信号产生模块的设计 | 第25-33页 |
| ·步长累加器模块 | 第27-28页 |
| ·相位累加器模块 | 第28-30页 |
| ·ROM模块 | 第30-31页 |
| ·DDS模块 | 第31-33页 |
| ·单周期模块和多周期模块的区别 | 第33-34页 |
| ·外部接口写配置寄存器模块 | 第34-37页 |
| 4. 延时叠加模块的设计与实现 | 第37-46页 |
| ·超长数据延时叠加模块框图 | 第37-40页 |
| ·超长数据延时叠加模块的设计 | 第40-43页 |
| ·延时叠加模块 | 第43-46页 |
| 5. 测试 | 第46-54页 |
| ·测试模块框图 | 第46-47页 |
| ·AD数据产生模块的实现 | 第47-49页 |
| ·频率控制字产生模块的实现 | 第49-51页 |
| ·64位延时叠加DA数据处理模块 | 第51-52页 |
| ·看门狗电路 | 第52-54页 |
| 6. 板级调试 | 第54-61页 |
| ·调试的顺序 | 第54-56页 |
| ·COMAPI串口收发程序软件 | 第56-57页 |
| ·SIGNALLAP Ⅱ | 第57-59页 |
| ·板极调试的部分结果 | 第59-61页 |
| 结论 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-64页 |
