某雷达信号处理专用芯片的设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-12页 |
| ·研究背景 | 第9-10页 |
| ·课题的意义 | 第10页 |
| ·课题来源和本人的主要工作 | 第10页 |
| ·论文组织结构 | 第10-12页 |
| 第二章 专用集成电路设计概述 | 第12-16页 |
| ·专用集成电路设计分类 | 第12-13页 |
| ·基于标准单元的ASIC设计 | 第13-14页 |
| ·雷达芯片设计简介 | 第14-16页 |
| 第三章 雷达信号处理基本理论 | 第16-25页 |
| ·回波信号的产生 | 第16-18页 |
| ·数字脉冲压缩 | 第18-21页 |
| ·雷达滤波 | 第21-25页 |
| ·MTI滤波 | 第21-23页 |
| ·MTD滤波 | 第23-25页 |
| 第四章 电路设计 | 第25-45页 |
| ·芯片体系架构 | 第25页 |
| ·DSP核简介 | 第25-26页 |
| ·协处理器 | 第26-39页 |
| ·脉冲压缩模块 | 第26-31页 |
| ·主要功能和电路指标 | 第27页 |
| ·实现方法 | 第27页 |
| ·脉压数据通路 | 第27-29页 |
| ·脉压控制电路 | 第29-31页 |
| ·滤波模块 | 第31-36页 |
| ·主要功能和电路指标 | 第31页 |
| ·实现方法 | 第31页 |
| ·滤波数据通路 | 第31-33页 |
| ·滤波控制电路 | 第33-36页 |
| ·求模与取对数模块 | 第36-37页 |
| ·电路仿真结果 | 第37-39页 |
| ·时钟处理模块 | 第39-41页 |
| ·工作模式选择模块 | 第41页 |
| ·控制寄存器模块 | 第41-45页 |
| 第五章 雷达芯片的逻辑综合 | 第45-61页 |
| ·逻辑综合概述 | 第45页 |
| ·雷达芯片的逻辑综合 | 第45-61页 |
| ·综合库的设置 | 第46页 |
| ·设置工作环境 | 第46-48页 |
| ·设置设计约束 | 第48-52页 |
| ·设置规则约束 | 第48-49页 |
| ·设计优化约束 | 第49-52页 |
| ·编译和优化策略 | 第52-54页 |
| ·编译策略 | 第52-53页 |
| ·优化策略 | 第53-54页 |
| ·雷达芯片综合中遇到的问题 | 第54-59页 |
| ·综合结果分析 | 第59-61页 |
| 第六章 雷达芯片的时序验证 | 第61-81页 |
| ·时序验证的主要方法 | 第61页 |
| ·雷达芯片时序验证概况 | 第61-62页 |
| ·雷达芯片的静态时序分析 | 第62-74页 |
| ·静态时序分析原理 | 第63-66页 |
| ·雷达芯片的STA计划 | 第66-68页 |
| ·雷达芯片STA举例 | 第68-74页 |
| ·分析前的准备工作 | 第68-69页 |
| ·分析流程 | 第69-74页 |
| ·雷达芯片的时序仿真 | 第74-81页 |
| ·建立时序验证环境 | 第74-75页 |
| ·SDF文件与时序标注 | 第75-78页 |
| ·时序仿真中的问题 | 第78-81页 |
| 第七章 总结 | 第81-82页 |
| 致谢 | 第82-83页 |
| 参考文献 | 第83-84页 |
| 攻硕期间取得的研究成果 | 第84-85页 |
| 附录 | 第85页 |
