| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-11页 |
| §1-1 引言 | 第8页 |
| §1-2 国内外研究概况 | 第8-10页 |
| §1-3 本课题的创新点 | 第10页 |
| §1-4 本论文结构安排 | 第10-11页 |
| 第2章 扩频通信中的伪随机码序列 | 第11-14页 |
| §2-1 伪随机码序列的几个基本定义 | 第11页 |
| §2-2 伪随机码序列的特点 | 第11-12页 |
| §2-3 移位寄存器序列 | 第12-13页 |
| §2-4 小结 | 第13-14页 |
| 第3章 m 序列 | 第14-19页 |
| §3-1 m 序列的产生 | 第14-15页 |
| §3-2 m 序列的性质 | 第15-18页 |
| §3-3 小结 | 第18-19页 |
| 第4章 GOLD 序列 | 第19-24页 |
| §4-1 GOLD 序列的定义 | 第19页 |
| §4-2 GOLD 码的产生 | 第19页 |
| §4-3 GOLD 码的产生方法 | 第19-20页 |
| §4-4 GOLD 码的性质 | 第20-21页 |
| §4-5 平衡 GOLD 码 | 第21-23页 |
| 4-5-1 平衡GOLD 码产生方法 | 第21-22页 |
| 4-5-2 M 序列 | 第22-23页 |
| §4-6 小结 | 第23-24页 |
| 第5章 平衡 GOLD 码发生器的实现 | 第24-36页 |
| §5-1 Visual DSP++开发环境及系统设计 | 第25-26页 |
| §5-2 ADSP-BF533 简介 | 第26-27页 |
| §5-3 ADSP-BF533 最小系统设计 | 第27-30页 |
| 5-3-1 电源设计 | 第28页 |
| 5-3-2 时钟电路设计 | 第28-29页 |
| 5-3-3 复位电路设计 | 第29页 |
| 5-3-4 实时时钟（RTC）电路设计 | 第29页 |
| 5-3-5 JTAG 接口电路设计 | 第29-30页 |
| 5-3-6 FLASH 电路设计 | 第30页 |
| §5-4 平衡GOLD 码生成算法及其实现 | 第30-35页 |
| 5-4-1 产生平衡GOLD 码的算法步骤及流程 | 第30-31页 |
| 5-4-2 基于快速长除算法的特征相位的确定 | 第31-33页 |
| 5-4-3 平衡GOLD 码生成算法向ADSP-BF533 上的移植 | 第33-35页 |
| §5-5 小结 | 第35-36页 |
| 第6章 结论 | 第36-37页 |
| 附录 | 第37-46页 |
| 附录A 程序代码 | 第37-41页 |
| 附录B 电路板原理图 | 第41-45页 |
| 附录C PCB 板图 | 第45-46页 |
| 参考文献 | 第46-47页 |
| 致谢 | 第47-48页 |
| 攻读学位期间所取得的相关科研成果 | 第48页 |