| 第一章 前言 | 第1-15页 |
| ·研究意义 | 第10-11页 |
| ·国内外研究动态 | 第11-13页 |
| ·论文目的 | 第13-15页 |
| 第二章 数模转换器结构 | 第15-30页 |
| ·各种ADC 结构概述 | 第15-20页 |
| ·全并行（Flash）结构 | 第15-16页 |
| ·折叠插值结构 | 第16-17页 |
| ·交织结构（Time Interleaved）ADC | 第17-18页 |
| ·两步式结构 | 第18页 |
| ·∑－△调制 | 第18-20页 |
| ·流水线结构 | 第20-26页 |
| ·通用结构 | 第20-21页 |
| ·两级流水线结构 | 第21-23页 |
| ·多级流水线结构 | 第23-24页 |
| ·1.5 位/级结构 | 第24-26页 |
| ·ADC 的性能指标 | 第26-30页 |
| ·静态指标 | 第26-28页 |
| ·动态指标 | 第28-30页 |
| 第三章 流水线ADC 误差分析 | 第30-42页 |
| ·采样和保持误差 | 第30-32页 |
| ·子ADC 误差 | 第32-34页 |
| ·子DAC 误差 | 第34-35页 |
| ·增益误差 | 第35-37页 |
| ·MOS 开关误差分析 | 第37-38页 |
| ·采样时间不确定性的分析 | 第38-42页 |
| 第四章 具溢出判断功能的冗余校正技术 | 第42-56页 |
| ·传统冗余位校正算法 | 第42-43页 |
| ·具溢出功能的冗余位校正技术 | 第43-46页 |
| ·第一级子ADC 与编码逻辑设计 | 第44页 |
| ·OR 逻辑设计 | 第44-46页 |
| ·算法的电路实现 | 第46-51页 |
| ·OR 产生电路和选择开关电路 | 第47-48页 |
| ·一位全加器 | 第48-49页 |
| ·缓冲器设计 | 第49-50页 |
| ·两种编码方式 | 第50页 |
| ·10 位100 兆流水线整体结构 | 第50-51页 |
| ·系统功能仿真与时序分析 | 第51-56页 |
| ·输入为斜波信号的瞬态分析 | 第51-53页 |
| ·输入为正弦信号的瞬态分析 | 第53-54页 |
| ·整形功能仿真 | 第54-56页 |
| 第五章 版图设计 | 第56-60页 |
| ·寄存器单元版图 | 第56-57页 |
| ·加法器单元版图 | 第57页 |
| ·缓冲器与OR 模块版图 | 第57-59页 |
| ·数字校正电路整体版图 | 第59-60页 |
| 第六章 结论 | 第60-62页 |
| 参考文献 | 第62-64页 |
| 攻读硕士学位期间取得的研究成果 | 第64页 |