| 摘要 | 第1-4页 |
| ABSTRACT | 第4-6页 |
| 目录 | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| 1．1 短波数字通信系统概述 | 第9-10页 |
| 1．2 本文的主要工作 | 第10-11页 |
| 1．3 本文的内容安排 | 第11-13页 |
| 第二章 短波信道特性 | 第13-21页 |
| 2．1 短波信道特性 | 第13-18页 |
| 2．1．1 恒参信道和变参信道 | 第13-15页 |
| 2．1．2 短波信道的基本特性 | 第15-18页 |
| 2．2 短波信道模型 | 第18-20页 |
| 2．3 本章小结 | 第20-21页 |
| 第三章 短波多路并行调制解调方案的设计 | 第21-33页 |
| 3．1 短波信道上的两种数据传输体制简介 | 第21-23页 |
| 3．1．1 并行数据传输体制 | 第21-22页 |
| 3．1．2 串行数据传输体制 | 第22-23页 |
| 3．2 多路并行调制解调方案设计 | 第23-32页 |
| 3．2．1 短波MODEM的调制解调方案设计考虑 | 第23-24页 |
| 3．2．2 短波MODEM的调制设计 | 第24-26页 |
| 3．2．3 短波MODEM的解调设计 | 第26-32页 |
| 3．3 本章小结 | 第32-33页 |
| 第四章 系统同步方案的设计 | 第33-45页 |
| 4．1 位同步的提取 | 第33-41页 |
| 4．1．1 LFM信号的特征 | 第33-35页 |
| 4．1．2 匹配滤波器的特性 | 第35-36页 |
| 4．1．3 LFM信号通过匹配滤波器的特点 | 第36-40页 |
| 4．1．4 位同步的数字实现 | 第40-41页 |
| 4．2 帧同步的实现 | 第41-43页 |
| 4．2．1 巴克码 | 第41-42页 |
| 4．2．2 利用巴克码识别器实现帧同步 | 第42-43页 |
| 4．3 本章小结 | 第43-45页 |
| 第五章 分集接收与差错控制技术研究 | 第45-55页 |
| 5．1 抗衰落分集技术的应用分析 | 第45-47页 |
| 5．1．1 时间分集技术 | 第45-46页 |
| 5．1．2 频率分集技术 | 第46页 |
| 5．1．3 抗衰落分集技术的新方案 | 第46-47页 |
| 5．2 差错控制技术 | 第47-53页 |
| 5．2．1 差错检测技术 | 第47页 |
| 5．2．2 循环冗余校验(CRC)码 | 第47-49页 |
| 5．2．3 CRC-16的逐位运算算法 | 第49-50页 |
| 5．2．4 CRC-16的查表快速算法的原理与实现 | 第50-53页 |
| 5．3 本章小结 | 第53-55页 |
| 第六章 短波MODEM硬件系统设计 | 第55-69页 |
| 6．1 硬件系统设计方案 | 第55-57页 |
| 6．2 程控滤波器模块 | 第57-59页 |
| 6．2．1 设计考虑 | 第57-58页 |
| 6．2．2 MAX262程控滤波电路的设计 | 第58页 |
| 6．2．3 基于MAX262的程控滤波器的软件设计 | 第58-59页 |
| 6．3 A／D采集和D／A输出模块 | 第59-63页 |
| 6．3．1 设计考虑 | 第59-60页 |
| 6．3．2 AIC10与IMS320C54x的接口电路设计 | 第60页 |
| 6．3．3 串行口的工作时序 | 第60-61页 |
| 6．3．4 AIC10的初始化 | 第61-63页 |
| 6．4 DSP数据处理模块 | 第63-65页 |
| 6．4．1 片内存储器配置 | 第63-64页 |
| 6．4．2 引导加载(Bootloader) | 第64页 |
| 6．4．3 调试接口设计 | 第64-65页 |
| 6．5 MODEM与PC机的通信接口模块 | 第65-66页 |
| 6．5．1 设计与考虑 | 第65页 |
| 6．5．2 UART接口电路设计 | 第65-66页 |
| 6．6 LED显示模块 | 第66页 |
| 6．6．1 设计考虑 | 第66页 |
| 6．6．2 显示电路设计 | 第66页 |
| 6．7 电源模块 | 第66-67页 |
| 6．8 本章小结 | 第67-69页 |
| 第七章 短波MODEM软件系统设计 | 第69-77页 |
| 7．1 MODEM软件系统的总体设计 | 第69-70页 |
| 7．2 MODEM软件系统的详细设计 | 第70-76页 |
| 7．2．1 MODEM的位同步提取程序设计 | 第70-72页 |
| 7．2．2 MODEM的调制程序设计 | 第72-73页 |
| 7．2．3 MODEM的解调程序设计 | 第73-75页 |
| 7．2．4 MODEM的CRC校验程序设计 | 第75-76页 |
| 7．3 本章小结 | 第76-77页 |
| 第八章 短波数据链路层协议的初步设计 | 第77-85页 |
| 8．1 数据链路层协议功能简介 | 第77-78页 |
| 8．2 帧的类型和帧的结构 | 第78-80页 |
| 8．3 数据链路层的链路管理 | 第80页 |
| 8．4 数据链路层的差错控制规程 | 第80-82页 |
| 8．5 数据链路层的自适应变速机制 | 第82-84页 |
| 8．6 本章小结 | 第84-85页 |
| 第九章 全文总结 | 第85-87页 |
| 参考文献 | 第87-93页 |
| 作者在硕士研究生期间发表的论文 | 第93-95页 |
| 致谢 | 第95-96页 |
