高速数据发生器硬件系统设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 引言 | 第8-11页 |
| ·数据发生器的功能和应用背景 | 第8页 |
| ·数据发生器的国内外发展动态 | 第8-10页 |
| ·本文的设计任务和目标 | 第10-11页 |
| 第二章 高速数据发生器硬件系统总体设计 | 第11-14页 |
| ·高速数据发生器硬件系统总体设计方案 | 第11-13页 |
| ·高速数据发生器的基本工作原理 | 第13-14页 |
| 第三章 模式数据产生单元电路的设计与实现 | 第14-42页 |
| ·模式数据产生电路的硬件体系结构 | 第14-16页 |
| ·高速模式数据产生的基本流程 | 第16-18页 |
| ·图形数据存储器和序列数据存储器的设计 | 第18-21页 |
| ·控制电路设计 | 第21-36页 |
| ·接口电路 | 第21-24页 |
| ·时钟单元控制电路 | 第24页 |
| ·触发单元控制电路 | 第24页 |
| ·脉冲输出通道控制电路 | 第24-25页 |
| ·高速数据流实现控制电路 | 第25-26页 |
| ·数据(图形/序列)存储器控制电路 | 第26-32页 |
| ·寄存器功能定义 | 第32-36页 |
| ·高速数据流的实现 | 第36-42页 |
| 第四章 时钟单元电路的设计与实现 | 第42-51页 |
| ·时钟单元电路硬件体系结构 | 第42-44页 |
| ·基于DDS 的时钟电路设计 | 第44-51页 |
| ·DDS 基本工作原理 | 第44-46页 |
| ·高速数据发生器中的DDS 基本电路设计 | 第46-47页 |
| ·高速数据发生器低频段的时钟电路设计 | 第47-48页 |
| ·高速数据发生器中频段的时钟电路设计 | 第48-49页 |
| ·高速数据发生器高频段的时钟电路设计 | 第49-51页 |
| 第五章 触发单元电路的设计与实现 | 第51-57页 |
| ·触发单元电路硬件体系结构 | 第51-52页 |
| ·触发信号识别电路的设计 | 第52-54页 |
| ·触发单元控制电路的设计 | 第54-57页 |
| 第六章 电路板设计与调试 | 第57-73页 |
| ·高速数据发生器的印制电路板设计 | 第58-63页 |
| ·PCB 设计的布局规则 | 第59页 |
| ·PCB 设计的布线规则 | 第59-60页 |
| ·ECL 电路设计规则 | 第60-61页 |
| ·高速数据发生器的PCB 设计 | 第61-63页 |
| ·高速数据发生器的电路调试 | 第63-73页 |
| ·FPGA 的调试 | 第63-66页 |
| ·时钟单元的调试 | 第66-68页 |
| ·模式数据产生单元的调试 | 第68-71页 |
| ·触发单元的调试 | 第71-73页 |
| 第七章 整机测试 | 第73-78页 |
| ·输出通道数目的测试 | 第73页 |
| ·数据存储深度的测试 | 第73-74页 |
| ·输出数据类型的测试 | 第74页 |
| ·运行模式的测试 | 第74页 |
| ·触发功能测试 | 第74-75页 |
| ·时钟方式的测试 | 第75页 |
| ·数据率大小的测试 | 第75-76页 |
| ·通道一致性的测试 | 第76页 |
| ·输出逻辑的测试 | 第76-78页 |
| 结束语 | 第78-80页 |
| 参考文献 | 第80-82页 |
| 致谢 | 第82-84页 |
| 附录 | 第84-94页 |
| 个人简历及研究成果 | 第94页 |
