| 第一章 序言 | 第1-17页 |
| 1．1 合成孔径雷达发展的历史和现状 | 第11-13页 |
| 1．2 实时数字信号处理技术 | 第13-14页 |
| 1．3 预处理器的研究现状 | 第14页 |
| 1．4 课题来源和论文的主要贡献 | 第14-16页 |
| 1．5 论文结构 | 第16-17页 |
| 第二章 星载SAR实时成像处理系统简介 | 第17-31页 |
| 2．1 引言 | 第17页 |
| 2．2 概述 | 第17-18页 |
| 2．3 星上实时处理的优势 | 第18-19页 |
| 2．4 星上实时成像处理的实现方案 | 第19-26页 |
| 2．4．1 基本框图 | 第19-23页 |
| 2．5．2 实时成像处理的参数计算 | 第23-26页 |
| 2．6 实时成像处理中主要处理模块的实现 | 第26-30页 |
| 2．6．1 预滤波处理 | 第26-27页 |
| 2．6．2 距离向压缩处理 | 第27-29页 |
| 2．6．3 方位压缩处理 | 第29-30页 |
| 2．7 小结 | 第30-31页 |
| 第三章 预处理器设计中FIR滤波器的实现和优化 | 第31-49页 |
| 3．1 前言 | 第31页 |
| 3．2 SAR预处理器中FIR降采样滤波器的应用背景 | 第31-33页 |
| 3．3 FIR滤波器的基本结构 | 第33-36页 |
| 3．4 FIR滤波器的窗函数设计方法 | 第36-42页 |
| 3．4．1 设计的基本思想 | 第36-37页 |
| 3．4．2 窗函数的功能与选择 | 第37-42页 |
| 3．5 线性相位FIR滤波器的优化 | 第42-48页 |
| 3．5．1 表达式的直接优化 | 第43-44页 |
| 3．5．2 利用查找表进行设计优化 | 第44-45页 |
| 3．5．3 采用串行乘法器优化 | 第45页 |
| 3．5．4 采用流水线技术 | 第45-46页 |
| 3．5．5 系数CSD码的优化 | 第46页 |
| 3．5．6 高阶FIR滤波器的设计 | 第46页 |
| 3．5．7 模拟仿真结果 | 第46-48页 |
| 3．6 小结 | 第48-49页 |
| 第四章 基于Xilinx ISE5.2i的预处理器FPGA设计 | 第49-67页 |
| 4．1 前言 | 第49页 |
| 4．2 现场可编程门阵列FPGA | 第49-59页 |
| 4．2．1 FPGA的结构特点 | 第49-51页 |
| 4．2．2 FPGA的设计原理 | 第51-55页 |
| 4．2．3 基于多种EDA工具的FPGA的设计 | 第55-58页 |
| 4．2．4 FPGA技术发展新趋势 | 第58-59页 |
| 4．3 用VHDL语言设计FPGA | 第59-63页 |
| 4．3．1 VHDL概述 | 第59-60页 |
| 4．3．2 VHDL语言的特点 | 第60页 |
| 4．3．3 用VHDL语言进行设计的步骤 | 第60-61页 |
| 4．3．4 流水线的VHDL语言描述 | 第61-63页 |
| 4．4 Xilinx ISE5.2i开发平台 | 第63-66页 |
| 4．4．1 ISE 5.2i的主要特点 | 第63-64页 |
| 4．4．2 组成和功能 | 第64页 |
| 4．4．3 设计流程 | 第64-65页 |
| 4．4．4 设计入口工具的使用 | 第65页 |
| 4．4．5 设计实现工具的使用 | 第65-66页 |
| 4．5 小结 | 第66-67页 |
| 第五章 Virtex-E FPGA分布式算法的预处理器中FIR的设计 | 第67-98页 |
| 5．1 前言 | 第67页 |
| 5．2 Virtex-E FPGA介绍 | 第67-82页 |
| 5．2．1 性能特性 | 第67-71页 |
| 5．2．2 Virtex-E FPGA的编程方式 | 第71-74页 |
| 5．2．3 Virtex-E内部查找表(LUT)的介绍 | 第74-75页 |
| 5．2．4 Virtex-E内部DLL的使用介绍 | 第75-82页 |
| 5．3 分布式算法及其在预处理器FIR滤波器中的具体实现 | 第82-97页 |
| 5．3．1 分布式算法 | 第82-89页 |
| 5．3．2 计算的串行性与并行性 | 第89-90页 |
| 5．3．3 数据溢出的处理方法 | 第90-92页 |
| 5．3．4 二种典型结构的分布式算法实现FIR滤波器的性能模拟 | 第92页 |
| 5．3．5 16阶FIR滤波器的串行分布式算法实现 | 第92-97页 |
| 5．4 小结 | 第97-98页 |
| 第六章 预处理器的FPGA硬件实现 | 第98-114页 |
| 6．1 前言 | 第98页 |
| 6．2 距离预处理的FPGA硬件实现 | 第98-105页 |
| 6．2．1 距离向预处理的基本原理 | 第98-99页 |
| 6．2．2 距离向预处理的FPGA硬件结构 | 第99-105页 |
| 6．2．2．1 VME总线介绍 | 第99-102页 |
| 6．2．2．2 硬件系统框图 | 第102-104页 |
| 6．2．2．3 实验结果 | 第104-105页 |
| 6．3 方位向预处理的FPGA硬件实现 | 第105-111页 |
| 6．3．1 方位向预处理的原理 | 第105-106页 |
| 6．3．2 预滤波比的讨论 | 第106-108页 |
| 6．3．3 一种实时SAR的方位向预处理器的体系结构 | 第108-111页 |
| 6．4 预处理的其他实现方式 | 第111-113页 |
| 6．4．1 预处理的TI DSP实现 | 第111-112页 |
| 6．4．2 预处理的ADSP实现 | 第112-113页 |
| 6．5 小结 | 第113-114页 |
| 第七章SOPC简介及预处理器SOPC设计的构想 | 第114-120页 |
| 7．1 引言 | 第114-115页 |
| 7．2 SOC和SOPC的概念 | 第115-116页 |
| 7．3 几种主流的SOPC芯片介绍 | 第116-118页 |
| 7．3．1 Exca libur SOPC简介 | 第116页 |
| 7．3．2 Virtex-1 I PRO SOPC简介 | 第116-118页 |
| 7．4 基于SOPC的SAR信号预处理器的设计方案 | 第118-119页 |
| 7．5 小结 | 第119-120页 |
| 第八章 总结 | 第120-122页 |
| 参考文献 | 第122-125页 |
| 作者在攻读硕士学位期间发表的论文 | 第125-126页 |
| 致谢 | 第126-127页 |
| 附录 | 第127-131页 |
