| 目录 | 第1-7页 |
| 摘要 | 第7-9页 |
| Abstract | 第9-11页 |
| 第一章 绪论 | 第11-18页 |
| ·论文工作的背景和意义 | 第11-15页 |
| ·低功耗嵌入式微处理器设计研究现状 | 第15-16页 |
| ·论文工作及内容安排 | 第16-18页 |
| 第二章 低功耗设计综述 | 第18-38页 |
| ·CMOS集成电路功耗组成 | 第18-23页 |
| ·动态切换功耗 | 第18-20页 |
| ·短路电流功耗 | 第20-21页 |
| ·漏电流功耗 | 第21-22页 |
| ·静态电流功耗 | 第22-23页 |
| ·微处理器功耗度量 | 第23-25页 |
| ·微处理器的处理能力 | 第23-24页 |
| ·功耗度量 | 第24-25页 |
| ·低功耗设计方法概述 | 第25-34页 |
| ·系统级低功耗设计方法 | 第26-29页 |
| ·结构级低功耗设计方法 | 第29-32页 |
| ·逻辑级低功耗设计方法 | 第32-33页 |
| ·电路级低功耗设计方法 | 第33-34页 |
| ·本文的低功耗设计流程 | 第34-36页 |
| ·小结 | 第36-38页 |
| 第三章 SRISC嵌入式微处理器概述 | 第38-56页 |
| ·SRISC指令集的选择 | 第38-40页 |
| ·SRISC简介 | 第40-44页 |
| ·SRISC指令集 | 第40-41页 |
| ·SRISC核的设计指标 | 第41-42页 |
| ·SRISC流水线 | 第42-43页 |
| ·SRISC其它主要特性 | 第43-44页 |
| ·SRISC硬件系统结构 | 第44-45页 |
| ·SRISC微处理器核的设计 | 第45-50页 |
| ·数据流程 | 第45-47页 |
| ·SRISC核的控制部分 | 第47-48页 |
| ·内部寄存器 | 第48-50页 |
| ·SRISC外围模块的设计 | 第50-55页 |
| ·内存管理单元MMU | 第50-52页 |
| ·Cache及Cache控制器 | 第52-53页 |
| ·总线接口单元BIU | 第53-54页 |
| ·EJTAG控制电路 | 第54-55页 |
| ·小结 | 第55-56页 |
| 第四章 动态功耗管理技术 | 第56-76页 |
| ·DPM简介 | 第56-57页 |
| ·DPM技术的原理 | 第57-64页 |
| ·DPM的建模 | 第57-59页 |
| ·功耗管理部件PMC | 第57-58页 |
| ·功耗管理系统 | 第58-59页 |
| ·功耗管理网络 | 第59页 |
| ·DPM中的预测技术及随机控制 | 第59-60页 |
| ·DPM的硬件实现 | 第60-64页 |
| ·DPM的硬件支持 | 第60-62页 |
| ·ACPI标准简介 | 第62-64页 |
| ·SRISC中DPM技术的实现 | 第64-73页 |
| ·常用嵌入式微处理器中DPM技术 | 第64-66页 |
| ·SRISC中动态变频技术 | 第66-69页 |
| ·锁相环PLL | 第66-67页 |
| ·PLL控制寄存器 | 第67-69页 |
| ·动态变频的软件控制 | 第69页 |
| ·SRISC中多工作模式管理 | 第69-73页 |
| ·DC-DC Converter | 第70页 |
| ·电压转换电路控制寄存器 | 第70-71页 |
| ·多工作模式管理的控制 | 第71-73页 |
| ·实验结果及分析 | 第73-75页 |
| ·小结 | 第75-76页 |
| 第五章 运算单元的低功耗设计 | 第76-100页 |
| ·加法器的设计 | 第76-82页 |
| ·常用的加法器结构 | 第77-81页 |
| ·行波进位加法器 | 第77页 |
| ·进位选择加法器 | 第77-78页 |
| ·超前进位加法器 | 第78-79页 |
| ·超前进位-进位选择混合加法器 | 第79-80页 |
| ·Brent-Kung加法器 | 第80-81页 |
| ·实验结果及分析 | 第81-82页 |
| ·SRISC中的加法器结构 | 第82页 |
| ·乘法器的设计 | 第82-90页 |
| ·乘法器的原理及实现结构 | 第83-86页 |
| ·booth算法原理 | 第83-84页 |
| ·乘法器实现结构 | 第84-86页 |
| ·SRISC中乘法器的低功耗设计 | 第86-89页 |
| ·动态操作数交变技术原理 | 第87-88页 |
| ·动态操作数交变技术实现 | 第88-89页 |
| ·实验结果及分析 | 第89-90页 |
| ·除法器的设计 | 第90-98页 |
| ·除法器原理 | 第90-93页 |
| ·基于双比特算法的除法器 | 第93-97页 |
| ·MIPS32-4Kec中的除法器 | 第93-94页 |
| ·基于双比特算法的除法器 | 第94-97页 |
| ·实验结果及分析 | 第97-98页 |
| ·小结 | 第98-100页 |
| 第六章 控制及存储单元的低功耗设计 | 第100-121页 |
| ·操作数分离 | 第100-105页 |
| ·操作数分离技术原理 | 第100-102页 |
| ·操作数分离功耗评估 | 第102页 |
| ·SRISC中操作数分离技术 | 第102-104页 |
| ·实验结果及分析 | 第104-105页 |
| ·指令译码器 | 第105-110页 |
| ·有限状态机的低功耗设计 | 第105-107页 |
| ·门控时钟状态机 | 第105-106页 |
| ·状态分解法 | 第106-107页 |
| ·SRISC指令译码器状态机简介 | 第107-108页 |
| ·指令译码器状态机的低功耗实现 | 第108-109页 |
| ·实验结果及分析 | 第109-110页 |
| ·高速缓存Cache | 第110-119页 |
| ·Cache概述 | 第111-114页 |
| ·访存局部性原理及层次式存储 | 第111页 |
| ·Cache组织形式 | 第111-113页 |
| ·Cache的操作策略 | 第113-114页 |
| ·SRISC中Cache的设计 | 第114-118页 |
| ·SRISC中Cache参数的选择 | 第114-115页 |
| ·Cache的设计方法 | 第115-116页 |
| ·SRISC中Cache的低功耗设计 | 第116-118页 |
| ·实验结果及分析 | 第118-119页 |
| ·小结 | 第119-121页 |
| 第七章 SRISC的功能验证、演示系统设计及实现结果 | 第121-135页 |
| ·SRISC的功能验证 | 第121-126页 |
| ·微处理器功能验证概述 | 第121-122页 |
| ·基于参考模型的验证方法 | 第122-124页 |
| ·SRISC核流水线模型 | 第123页 |
| ·测试向量生成方法 | 第123-124页 |
| ·基于应用程序的验证方法 | 第124-125页 |
| ·基准测试程序Dhrystone | 第124页 |
| ·嵌入式操作系统uC／OS-Ⅱ | 第124-125页 |
| ·验证结果及分析 | 第125-126页 |
| ·基于SRISC的演示系统uCRISC | 第126-129页 |
| ·uCRISC系统硬件部分 | 第127-128页 |
| ·Wishbone总线 | 第127-128页 |
| ·存储控制器 | 第128页 |
| ·uCRISC系统软件部分 | 第128-129页 |
| ·SRISC及uCRISC的实现结果 | 第129-134页 |
| ·SRISC实现结果及分析 | 第129-133页 |
| ·SRISC核的实现结果 | 第129-130页 |
| ·Cache的实现结果 | 第130-131页 |
| ·PLL的实现结果 | 第131-132页 |
| ·SRISC总体实现结果 | 第132-133页 |
| ·uCRISC实现结果及分析 | 第133-134页 |
| ·小结 | 第134-135页 |
| 第八章 总结与展望 | 第135-137页 |
| 参考文献 | 第137-144页 |
| 攻读博士学位期间发表论文 | 第144-145页 |
| 致谢 | 第145-146页 |