基于FPGA技术的先锋网卡的设计与实现
| 目录 | 第1-5页 |
| 中文摘要 | 第5-6页 |
| 英文摘要 | 第6-7页 |
| 第一章 绪论 | 第7-14页 |
| ·课题来源 | 第7页 |
| ·高性能计算 | 第7-12页 |
| ·并行向量处理机 | 第9页 |
| ·对称多处理机 | 第9页 |
| ·大规模并行处理机 | 第9-10页 |
| ·分布共享存储器(DSM)计算机 | 第10页 |
| ·计算机机群 | 第10-12页 |
| ·机群系统的特征 | 第10-11页 |
| ·机群系统的优越性 | 第11-12页 |
| ·先锋网的研究意义 | 第12-13页 |
| ·本章小结 | 第13-14页 |
| 第二章 先锋网的通信协议设计 | 第14-29页 |
| ·先锋网的组成 | 第14-15页 |
| ·先锋网交换技术的选择 | 第15-16页 |
| ·层次化设计思想 | 第16-28页 |
| ·物理层设计思想 | 第18-20页 |
| ·先锋网的通信方式 | 第18页 |
| ·先锋网系统的时钟机制 | 第18-19页 |
| ·先锋网系统的线路编码 | 第19-20页 |
| ·先锋网的数据链路层 | 第20-25页 |
| ·先锋网的帧 | 第20-21页 |
| ·先锋网的成帧方法 | 第21-22页 |
| ·先锋网卡的帧种类和格式 | 第22-24页 |
| ·先锋网的流量控制 | 第24页 |
| ·先锋网的差错控制 | 第24-25页 |
| ·先锋网的网络层 | 第25-28页 |
| ·网络层设计目标 | 第25-26页 |
| ·先锋网的路径选择 | 第26-27页 |
| ·先锋网网络结构 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第三章 先锋网卡的实现 | 第29-60页 |
| ·VHDL和FPGA技术 | 第29-32页 |
| ·硬件描述语言 | 第29-30页 |
| ·TOP Down设计方法 | 第30-32页 |
| ·先锋网卡的具体实现方法 | 第32-59页 |
| ·先锋网卡的组成 | 第32-33页 |
| ·PCI总线接口单元 | 第33-45页 |
| ·PCI总线介绍 | 第33-35页 |
| ·PCI总线接口的实现方法 | 第35-38页 |
| ·用专用的IP核设计PCI接口 | 第35页 |
| ·ASIC实现PCI接口功能 | 第35-37页 |
| ·几种PCI接口实现方式的比较 | 第37-38页 |
| ·先锋网卡的PCI接口实现 | 第38-45页 |
| ·数据的突发传输 | 第38-39页 |
| ·配置空间的实现 | 第39-41页 |
| ·基地址锁存与比较 | 第41-42页 |
| ·接口电路的状态机 | 第42-43页 |
| ·接收和发送缓存 | 第43-45页 |
| ·控制单元 | 第45-50页 |
| ·偏移地址译码 | 第45-46页 |
| ·状态字、控制字和中断屏蔽字 | 第46-48页 |
| ·接收和发送缓冲区的读写控制 | 第48-50页 |
| ·发送缓冲区的写控制 | 第48-49页 |
| ·发送缓冲区的读信号控制 | 第49页 |
| ·接收缓冲区的读控制 | 第49-50页 |
| ·发送监测 | 第50页 |
| ·发送电路单元 | 第50-56页 |
| ·发送状态机 | 第51-54页 |
| ·循环移位寄存器和并串转换 | 第54页 |
| ·循环冗余校验 | 第54-55页 |
| ·时钟同步电路 | 第55-56页 |
| ·接收电路 | 第56-57页 |
| ·组装 | 第57-59页 |
| ·本章小节 | 第59-60页 |
| 第四章 先锋网卡的测试 | 第60-68页 |
| ·测试的目的和意义 | 第60页 |
| ·先锋网卡的测试指标和测试环境 | 第60-61页 |
| ·三种测试方式 | 第61页 |
| ·测试流程 | 第61-62页 |
| ·测试结果及分析 | 第62-65页 |
| ·先锋网卡的改进措施和方法 | 第65-67页 |
| ·本章小节 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70页 |
