50MHz 8-bit二步式A/D转换器
| 第一章 绪论 | 第1-9页 |
| 第二章 模拟开关二步式A/D转换器总体结构设计 | 第9-12页 |
| 2．1 传统二步法 | 第9-10页 |
| 2．2 模拟开关二步法ADC | 第10-11页 |
| 2．3 电路工作时序 | 第11-12页 |
| 第三章 采样/保持电路（SHA） | 第12-23页 |
| 3．1 S/H电路原理 | 第12-14页 |
| 3．2 高速开环运算放大器 | 第14-23页 |
| 3．2．1 小信号及频率分析 | 第14-16页 |
| 3．2．2 运算放大器设计 | 第16-19页 |
| 3．2．3 几个重要参数的模拟与计算 | 第19-23页 |
| 第四章 电压比较器设计 | 第23-37页 |
| 4．1 电路工作原理和主要性能分析 | 第23-35页 |
| 4．1．1 响应时间 | 第25-26页 |
| 4．1．2 二级运放性能分析 | 第26-29页 |
| 4．1．3 锁存器（latch）特性分析 | 第29-35页 |
| 4．2 比较器失调分析 | 第35-37页 |
| 第五章 电阻开关网络 | 第37-51页 |
| 5．1 电阻开关网络原理 | 第37-38页 |
| 5．2 电阻不匹配性与模拟开关特性 | 第38-42页 |
| 5．3 数字电路 | 第42-51页 |
| 5．3．1 译码电路 | 第42-43页 |
| 5．3．2 编码电路 | 第43-49页 |
| 5．3．3 锁存器电路 | 第49-51页 |
| 第六章 竞争编码电路 | 第51-60页 |
| 6．1 气泡现象 | 第51-52页 |
| 6．2 竞争编码 | 第52-55页 |
| 6．2．1 电路结构 | 第52页 |
| 6．2．2 编码原理 | 第52-55页 |
| 6．2．3 竞争编码的特点 | 第55页 |
| 6．3 编码电路单元设计 | 第55-60页 |
| 6．3．1 输入对称结构的与门单元电路 | 第55-57页 |
| 6．3．2 ROM阵列电路 | 第57页 |
| 6．3．3 读出放大器 | 第57-60页 |
| 第七章 版图设计 | 第60-69页 |
| 7．1 布局设计 | 第60-61页 |
| 7．2 干扰和匹配度问题 | 第61-63页 |
| 7．3 版图设计实现 | 第63-69页 |
| 第八章 总结 | 第69-70页 |
| 致谢辞 | 第70-71页 |
| 参考文献 | 第71-73页 |
