| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-15页 |
| ·数字通信系统的组成及信道模型 | 第7-8页 |
| ·信道编码理论及其发展 | 第8-11页 |
| ·信道编码理论 | 第8页 |
| ·信道编码理论的发展 | 第8-11页 |
| ·LDPC 码的发展历史与现状 | 第11-14页 |
| ·LDPC 码的提出 | 第11-12页 |
| ·LDPC 码的兴起 | 第12-13页 |
| ·LDPC 码的蓬勃发展 | 第13-14页 |
| ·论文的主要工作概述及章节安排 | 第14-15页 |
| 第二章 LDPC码的简介 | 第15-23页 |
| ·LDPC 码的图模型表示 | 第15-18页 |
| ·因子图 | 第15-17页 |
| ·LDPC 码的环和围长 | 第17-18页 |
| ·正则与非正则LDPC 码 | 第18-20页 |
| ·二元域与多元域的LDPC 码 | 第20-21页 |
| ·LDPC 码的最小码重分布 | 第21页 |
| ·小结 | 第21-23页 |
| 第三章 LDPC码的译码算法 | 第23-33页 |
| ·硬判决译码算法 Bit Flipping(BF) | 第23-25页 |
| ·和积译码算法 | 第25-30页 |
| ·基于概率测度的和积算法 | 第25-28页 |
| ·基于对数似然比度量的和积算法 | 第28-29页 |
| ·最小和译码算法 | 第29-30页 |
| ·小结 | 第30-33页 |
| 第四章 LDPC码译码性能的定点仿真 | 第33-47页 |
| ·研究背景及仿真环境介绍 | 第33-34页 |
| ·研究背景 | 第33-34页 |
| ·仿真环境 | 第34页 |
| ·最小和算法的定点化仿真 | 第34-44页 |
| ·MacKay 码在最小和算法下的仿真性能分析 | 第36-40页 |
| ·EG（PG）码在最小和算法下的仿真性能分析 | 第40-44页 |
| ·仿真结果分析 | 第44页 |
| ·小结 | 第44-47页 |
| 第五章 LDPC码译码器的ASIC实现 | 第47-65页 |
| ·LDPC 译码器实现结构 | 第47-51页 |
| ·全并行结构 | 第47-49页 |
| ·全串行结构 | 第49-50页 |
| ·串并结合结构(部分并行) | 第50-51页 |
| ·基于基本正则校验矩阵的LDPC 码ASIC 结构 | 第51-57页 |
| ·实现结构综述 | 第51-52页 |
| ·功能模块结构 | 第52-57页 |
| ·国标校验矩阵及其基本功能模块的实现 | 第57-62页 |
| ·国家标准中的LDPC 码校验矩阵 | 第57-58页 |
| ·基于国标矩阵的功能模块VNU 的实现 | 第58-60页 |
| ·基于国标矩阵的功能模块CNU 的实现 | 第60-62页 |
| ·小结 | 第62-65页 |
| 第六章 结束语 | 第65-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 研究成果 | 第71-72页 |