固态存储系统的低功耗容错编码技术研究
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第12-18页 |
| 1.1 研究背景及意义 | 第12页 |
| 1.2 NAND闪存编码技术国内外研究现状 | 第12-16页 |
| 1.2.1 国外研究现状 | 第13-14页 |
| 1.2.2 国内研究现状 | 第14-16页 |
| 1.3 本文的主要工作 | 第16页 |
| 1.4 文章结构安排 | 第16-18页 |
| 第2章 背景知识 | 第18-33页 |
| 2.1 固态硬盘和NAND闪存技术概述 | 第18-29页 |
| 2.1.1 固态硬盘 | 第18-20页 |
| 2.1.2 NAND闪存构造 | 第20-21页 |
| 2.1.3 MLC闪存读写操作 | 第21-24页 |
| 2.1.4 数据保留错误和写入干扰错误 | 第24-25页 |
| 2.1.5 闪存位线电容 | 第25-26页 |
| 2.1.6 数据出错表现 | 第26-28页 |
| 2.1.7 CSPs数据模式 | 第28-29页 |
| 2.2 NAND闪存容错编码相关技术概述 | 第29-32页 |
| 2.2.1 SPEA算法 | 第29-30页 |
| 2.2.2 非对称编码技术 | 第30-32页 |
| 2.3 小结 | 第32-33页 |
| 第3章 一种间隔性翻转的低功耗编码技术 | 第33-43页 |
| 3.1 前言 | 第33-34页 |
| 3.2 最高有效位 | 第34页 |
| 3.3 WPFA算法 | 第34-37页 |
| 3.3.1 WPFA算法编码过程 | 第34-36页 |
| 3.3.2 WPFA算法译码过程 | 第36-37页 |
| 3.4 算法评估与实验 | 第37-41页 |
| 3.4.1 理论分析 | 第37-38页 |
| 3.4.2 实验仿真 | 第38-40页 |
| 3.4.3 电路实现 | 第40-41页 |
| 3.5 小结 | 第41-43页 |
| 第4章 一种基于迭代异或的容错编码技术 | 第43-62页 |
| 4.1 前言 | 第43-44页 |
| 4.2 迭代异或可靠编码技术 | 第44-48页 |
| 4.2.1 迭代异或算法 | 第44-46页 |
| 4.2.2 算法实例对比 | 第46-47页 |
| 4.2.3 迭代异或算法的译码实现 | 第47-48页 |
| 4.3 算法评估与实验 | 第48-61页 |
| 4.3.1 XOR算法数据比重分析 | 第48-51页 |
| 4.3.2 XOR算法和SPEA算法对比分析 | 第51-52页 |
| 4.3.3 XOR算法的弊端 | 第52-53页 |
| 4.3.4 数据比重对比实验 | 第53-54页 |
| 4.3.5 冗余开销对比实验 | 第54-55页 |
| 4.3.6 功耗对比实验 | 第55-59页 |
| 4.3.7 电路实现 | 第59-61页 |
| 4.4 小结 | 第61-62页 |
| 结论 | 第62-64页 |
| 参考文献 | 第64-68页 |
| 致谢 | 第68-69页 |
| 附录A 攻读硕士期间参与的项目列表 | 第69-70页 |
| 附录B 攻读硕士学位期间申请的专利著作 | 第70页 |
