基于HSPA的并行Turbo编译码器设计
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 插图索引 | 第10-12页 |
| 附表索引 | 第12-13页 |
| 第1章 绪论 | 第13-21页 |
| ·课题研究背景及意义 | 第13-14页 |
| ·纠错控制技术及信道编码发展历史 | 第14-18页 |
| ·纠错控制技术 | 第14-16页 |
| ·信道编码技术的发展历史 | 第16-18页 |
| ·Turbo码的研究现状与应用 | 第18-19页 |
| ·Turbo编译码的研究现状 | 第18-19页 |
| ·Turbo码的应用 | 第19页 |
| ·本文主要内容及结构 | 第19-21页 |
| 第2章 Turbo编译码器原理分析 | 第21-38页 |
| ·Turbo编码器原理 | 第21-28页 |
| ·并行级联卷积码编码器 | 第21-27页 |
| ·编码器的分量码选择 | 第22-24页 |
| ·内部交织器的原理 | 第24-26页 |
| ·删余器 | 第26-27页 |
| ·串行级联卷积码编码器 | 第27页 |
| ·混合级联卷积码编码器 | 第27-28页 |
| ·Turbo译码器原理 | 第28-37页 |
| ·译码原理 | 第28-29页 |
| ·Turbo译码器结构 | 第29-31页 |
| ·Turbo码译码算法 | 第31-37页 |
| ·分量码的最大后验概率译码算法 | 第31-35页 |
| ·软输出Viterbi算法 | 第35-37页 |
| ·本章小结 | 第37-38页 |
| 第3章 基于HSPA的并行Turbo编译码器设计 | 第38-60页 |
| ·并行Turbo编码器设计 | 第38-49页 |
| ·结构框架设计 | 第38-39页 |
| ·内部交织器算法设计 | 第39-42页 |
| ·硬件结构设计 | 第42-46页 |
| ·Matlab程序设计 | 第46-49页 |
| ·并行Turbo译码器设计 | 第49-59页 |
| ·结构框架设计 | 第49页 |
| ·并行译码算法设计 | 第49-54页 |
| ·硬件结构设计 | 第54-57页 |
| ·Matlab程序设计 | 第57-59页 |
| ·本章小结 | 第59-60页 |
| 第4章 仿真及性能测试 | 第60-68页 |
| ·并行Turbo编码器的仿真及分析 | 第60-64页 |
| ·并行Turbo译码器的仿真及分析 | 第64-67页 |
| ·本章小结 | 第67-68页 |
| 结论 | 第68-70页 |
| 参考文献 | 第70-73页 |
| 致谢 | 第73-74页 |
| 附录A (攻读学位期间所发表的学术论文) | 第74-75页 |
| 附录B (Matlab仿真程序) | 第75-81页 |
| 附录C (E-DCH传输码块大小遍历表) | 第81-87页 |
