| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 引言 | 第11-12页 |
| 1.2 论文研究背景及国内外研究现状 | 第12-14页 |
| 1.2.1 喷印点阵字符识别国内外研究现状 | 第12-13页 |
| 1.2.2 机器视觉背景下的光学字符识别 | 第13-14页 |
| 1.3 论文研究目的与意义 | 第14-15页 |
| 1.3.1 论文目的与意义 | 第14-15页 |
| 1.3.2 论文特色及创新点 | 第15页 |
| 1.4 论文主要研究内容及结构安排 | 第15-17页 |
| 第二章 基于FPGA的喷印字符识别系统平台 | 第17-26页 |
| 2.1 线缆喷印字符识别平台结构 | 第17-19页 |
| 2.2 线缆喷印字符光学识别算法总体结构 | 第19-21页 |
| 2.3 识别平台FPGA选择及设计方法 | 第21-22页 |
| 2.3.1 FPGA选择 | 第21页 |
| 2.3.2 本文所用的FPGA设计工具及对应的设计方法 | 第21-22页 |
| 2.4 平台FPGA核心计算性能分析 | 第22-25页 |
| 2.4.1 整数计算能力分析 | 第22-24页 |
| 2.4.2 浮点计算能力分析 | 第24-25页 |
| 2.5 本章小结 | 第25-26页 |
| 第三章 基于FPGA优化的字符图像预处理算法 | 第26-51页 |
| 3.1 线缆字符图像增强 | 第26-30页 |
| 3.1.1 光学字符识别常用图像增强去噪算法 | 第27-29页 |
| 3.1.2 图像增强去噪算法测试 | 第29-30页 |
| 3.2 字符图像二值化 | 第30-38页 |
| 3.2.1 常用的阈值获取技术 | 第31-34页 |
| 3.2.2 针对FPGA优化的二值化算法设计 | 第34-37页 |
| 3.2.3 二值化算法实验结果 | 第37-38页 |
| 3.3 针对点阵图像噪声的形态学处理 | 第38-41页 |
| 3.3.1 点阵字符特点及对应的形态学处理方案 | 第38-39页 |
| 3.3.2 形态学处理实验结果及分析 | 第39-41页 |
| 3.4 待识别字符区域分割 | 第41-46页 |
| 3.4.1 字符区域分割算法 | 第41页 |
| 3.4.2 本文采用的基于FPGA实现的字符分割方法 | 第41-44页 |
| 3.4.3 分割实验结果 | 第44-46页 |
| 3.5 点阵字符归一化处理 | 第46-50页 |
| 3.5.1 点阵字符归一化算法 | 第46-48页 |
| 3.5.2 基于FPGA的归一化算法 | 第48-49页 |
| 3.5.3 归一化测试结果及分析 | 第49-50页 |
| 3.6 本章小结 | 第50-51页 |
| 第四章 并行优化字符特征提取算法及分类器设计 | 第51-69页 |
| 4.1 基于重合度和差别度函数的直接模板匹配 | 第52-54页 |
| 4.1.1 点阵字符重合度和差别度匹配原理 | 第52-53页 |
| 4.1.2 直接模板匹配实验及分析 | 第53-54页 |
| 4.2 点阵字符二维区域统计特征向量 | 第54-61页 |
| 4.2.1 二维投影统计特征 | 第54-55页 |
| 4.2.2 二维点阵喷点统计特征 | 第55页 |
| 4.2.3 二维投影及点阵喷点统计实验结果 | 第55-59页 |
| 4.2.4 修正二维区域统计特征向量 | 第59-61页 |
| 4.3 点阵边界特征向量提取 | 第61-63页 |
| 4.3.1 点阵图像边界特征的特殊性 | 第61-62页 |
| 4.3.2 实验测试点阵边界特征向量 | 第62-63页 |
| 4.4 并行设计的分层分类器 | 第63-68页 |
| 4.4.1 并行分类器选择 | 第63-64页 |
| 4.4.2 并行分类器结构 | 第64-67页 |
| 4.4.3 并行分类器实验测试 | 第67-68页 |
| 4.5 本章小结 | 第68-69页 |
| 第五章 线缆字符识别核心算法的FPGA实现及性能验证 | 第69-93页 |
| 5.1 FPGA算法平台整体结构 | 第69-70页 |
| 5.2 定点转浮点模块设计及测试 | 第70-74页 |
| 5.2.1 浮点数转换模块设计 | 第70-72页 |
| 5.2.2 转换模块覆盖率仿真 | 第72-73页 |
| 5.2.3 转换模块运算性能实验 | 第73-74页 |
| 5.3 FPGA快速二值化实现 | 第74-83页 |
| 5.3.1 二值化算法实现体系结构 | 第74-76页 |
| 5.3.2 累积和以及累积均值计算 | 第76-78页 |
| 5.3.3 二进制对数转换 | 第78-82页 |
| 5.3.4 FPGA二值化测试 | 第82-83页 |
| 5.4 FPGA字符归一化 | 第83-85页 |
| 5.4.1 归一化算法结构 | 第83-84页 |
| 5.4.2 FPGA归一化模块性能测试 | 第84-85页 |
| 5.5 并行多分类器的FPGA实现 | 第85-88页 |
| 5.5.1 并行字符特征提取 | 第85-86页 |
| 5.5.2 并行分类器及决策电路 | 第86-87页 |
| 5.5.3 并行多分类器FPGA实验测试 | 第87-88页 |
| 5.6 喷印点阵字符FPGA识别平台性能实验及分析 | 第88-92页 |
| 5.6.1 FPGA识别平台搭建 | 第88-89页 |
| 5.6.2 FPGA识别平台性能分析及实验验证 | 第89-92页 |
| 5.7 本章小结 | 第92-93页 |
| 第六章 总结及展望 | 第93-95页 |
| 6.1 论文总结 | 第93-94页 |
| 6.2 后续工作展望 | 第94-95页 |
| 致谢 | 第95-96页 |
| 参考文献 | 第96-101页 |
| 攻读硕士学位期间取得的成果 | 第101-102页 |
