| 中文摘要 | 第3-4页 |
| 英文摘要 | 第4页 |
| 1 绪论 | 第7-12页 |
| 1.1 课题研究的背景和意义 | 第7-9页 |
| 1.1.1 课题研究背景 | 第7-8页 |
| 1.1.2 课题研究意义 | 第8-9页 |
| 1.2 可逆逻辑电路研究现状及发展方向 | 第9-11页 |
| 1.2.1 研究现状 | 第9-10页 |
| 1.2.2 发展方向 | 第10-11页 |
| 1.3 本文的组织结构 | 第11-12页 |
| 2 可逆计算模型 | 第12-19页 |
| 2.1 撞球系统（BBM） | 第12-14页 |
| 2.2 可逆时序机（Reversible sequential machine, RSM） | 第14页 |
| 2.3 可逆细胞自动机（Reversible cellular automaton, RCA） | 第14-16页 |
| 2.4 可逆图灵机（Reversible Turing machine, RTM） | 第16-18页 |
| 2.5 本章总结 | 第18-19页 |
| 3 可逆逻辑元件 | 第19-27页 |
| 3.1 无记忆的可逆逻辑元件--Fredkin门和Toffoli门电路 | 第19-21页 |
| 3.2 具有记忆的可逆逻辑元件 | 第21-26页 |
| 3.2.1 RE（Rotary Element） | 第21-22页 |
| 3.2.2 RT和IRT（Reading Toggle和Inverse Reading Toggle） | 第22-24页 |
| 3.2.3 CDE（Coding-Decoding Element） | 第24-25页 |
| 3.2.4 RD和IRD（Redirector和Inverse Redirector） | 第25-26页 |
| 3.3 本章总结 | 第26-27页 |
| 4 利用可逆逻辑元件构造可逆计算模型 | 第27-45页 |
| 4.1 利用可逆逻辑元件实现可逆时序机 | 第27-38页 |
| 4.1.1 重新定义可逆时序机 | 第27-29页 |
| 4.1.2 分解可逆时序机（RSM）直至可逆的逻辑元件 | 第29-38页 |
| 4.2 利用可逆逻辑元件构造可逆图灵机 | 第38-43页 |
| 4.2.1 重新定义可逆图灵机 | 第38-39页 |
| 4.2.2 分解可逆图灵机至可逆逻辑元件 | 第39-43页 |
| 4.3 本章总结 | 第43-45页 |
| 5 可逆逻辑元件的通用性证明 | 第45-56页 |
| 5.1 RE的通用性 | 第45-46页 |
| 5.2 RT和IRT的逻辑通用性 | 第46-47页 |
| 5.3 CDE的逻辑通用性 | 第47-48页 |
| 5.4 RD和IRD的逻辑通用性 | 第48-49页 |
| 5.5 带有记忆能力的可逆逻辑元件的通用性 | 第49-55页 |
| 5.6 本章总结 | 第55-56页 |
| 6 总结和展望 | 第56-58页 |
| 6.1 总结 | 第56页 |
| 6.2 展望 | 第56-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 附录 A. 作者在攻读硕士学位期间成果目录 | 第62页 |
